Ανάπτυξη μοντέλου επανακαθοριζόμενου υλικού (Reconfigurable Hardware) σε FPGA που θα περιλαμβάνει soft processor και interface διασύνδεσης με H/Y για χρήση σε μεθόδους εξελικτικού υλικού (Evolvable Hardware)

Abstract

Σκοπός της πτυχιακής εργασίας είναι η μελέτη μοντέλου επανακαθοριζόμενου υλικού σε προγραμματιζόμενη ψηφίδα (διάταξη FPGA) που περιλαμβάνει μαλακό επεξεργαστή, όπως ο επεξεργαστής Nios II της εταιρείας Altera, επικοινωνία με H/Y αλλά και προγραμματισμό του μέσω της διασύνδεσης JTAG_UART. Γι' αυτό μελετήθηκε ο επεξεργαστής Nios II και αναπτύχθηκαν οι καταχωρητές, οι εντολές και άλλα χαρακτηριστικά του και στη συνέχεια δόθηκαν προγραμματισμού του. Για την υλοποίηση του συστήματος Nios II σε FPGA πρέπει να χρησιμοποιηθούν τα εργαλεία σχεδιασμού υλικού Quartus II και το Qsys. Επίσης μελετήθηκαν τα Altera Monitor Program και Nios II SBT for Eclipse τα οποία βοηθούν, όπως και τα προηγούμενα, στη μετατροπή της διάταξης FPGA σε System on Chip. Επιπλέον, γίνεται αναφορά στην αναπτυξιακή πλακέτα DE2, η οποία χρησιμοποιείται στην εργασία, και αναπτύσσονται τα χαρακτηριστικά της. Τέλος, παρουσιάζονται τρεις εφαρμογές που βοηθούν στην κατανόηση της σειριακής επικοινωνίας του Η/Τ με την αναπτυξιακή πλακέτα και τον επεξεργαστή Nios II.