Ανάπτυξη μοντέλου επανακαθοριζόμενου υλικού (Reconfigurable Hardware) σε FPGA που θα περιλαμβάνει soft processor και interface διασύνδεσης με H/Y για χρήση σε μεθόδους εξελικτικού υλικού (Evolvable Hardware)

Απόθεσις

 

Εμφάνιση απλής εγγραφής

dc.contributor.advisor Καζαρλής, Σπυρίδων
dc.contributor.author Καργιολάκη, Βασιλική
dc.date.accessioned 2016-02-18T11:06:29Z
dc.date.available 2016-02-18T11:06:29Z
dc.date.issued 2015-11
dc.identifier.uri http://apothesis.teicm.gr/xmlui/handle/123456789/2347
dc.description.abstract Σκοπός της πτυχιακής εργασίας είναι η μελέτη μοντέλου επανακαθοριζόμενου υλικού σε προγραμματιζόμενη ψηφίδα (διάταξη FPGA) που περιλαμβάνει μαλακό επεξεργαστή, όπως ο επεξεργαστής Nios II της εταιρείας Altera, επικοινωνία με H/Y αλλά και προγραμματισμό του μέσω της διασύνδεσης JTAG_UART. Γι' αυτό μελετήθηκε ο επεξεργαστής Nios II και αναπτύχθηκαν οι καταχωρητές, οι εντολές και άλλα χαρακτηριστικά του και στη συνέχεια δόθηκαν προγραμματισμού του. Για την υλοποίηση του συστήματος Nios II σε FPGA πρέπει να χρησιμοποιηθούν τα εργαλεία σχεδιασμού υλικού Quartus II και το Qsys. Επίσης μελετήθηκαν τα Altera Monitor Program και Nios II SBT for Eclipse τα οποία βοηθούν, όπως και τα προηγούμενα, στη μετατροπή της διάταξης FPGA σε System on Chip. Επιπλέον, γίνεται αναφορά στην αναπτυξιακή πλακέτα DE2, η οποία χρησιμοποιείται στην εργασία, και αναπτύσσονται τα χαρακτηριστικά της. Τέλος, παρουσιάζονται τρεις εφαρμογές που βοηθούν στην κατανόηση της σειριακής επικοινωνίας του Η/Τ με την αναπτυξιακή πλακέτα και τον επεξεργαστή Nios II. el
dc.format.extent 181 el
dc.language.iso el el
dc.publisher Τ.Ε.Ι. Κεντρικής Μακεδονίας el
dc.rights Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 4.0 Διεθνές
dc.rights.uri http://creativecommons.org/licenses/by-nc-nd/4.0/deed.el
dc.subject ΕΝΣΩΜΑΤΩΜΕΝΑ ΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ -- ΠΡΟΓΡΑΜΜΑΤΙΣΜΟΣ el
dc.subject TEICM::ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΕΣ ΛΟΓΙΚΕΣ ΣΥΣΚΕΥΕΣ::ΔΙΑΤΑΞΕΙΣ ΠΥΛΩΝ ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΕΣ ΣΤΟ ΠΕΔΙΟ el
dc.subject.ddc 621.392 el
dc.title Ανάπτυξη μοντέλου επανακαθοριζόμενου υλικού (Reconfigurable Hardware) σε FPGA που θα περιλαμβάνει soft processor και interface διασύνδεσης με H/Y για χρήση σε μεθόδους εξελικτικού υλικού (Evolvable Hardware) el
dc.type Πτυχιακή εργασία
dc.contributor.department Σχολή Τεχνολογικών Εφαρμογών, Τμήμα Μηχανικών Πληροφορικής Τ.Ε. el
dc.heal.publisherID teiser
dc.subject.keyword Ενσωματωμένα συστήματα el
dc.subject.keyword Προγραμματιζόμενη ψηφίδα el
dc.subject.keyword Επεξεργαστής NIOS II el


Αρχεία σε αυτό το τεκμήριο

Icon
Name: Kargiolakh.pdf
Μέγεθος: 7.146Mb
Τύπος: PDF
Description: Πτυχιακή εργασία
Προβολή/Άνοιγμα

Αυτό το τεκμήριο εμφανίζεται στις ακόλουθες συλλογές

Εμφάνιση απλής εγγραφής

Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 4.0 Διεθνές Except where otherwise noted, this item's license is described as Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 4.0 Διεθνές