Περίληψη:
Στην παρούσα εργασία υλοποιείται ένας επεξεργαστής με δυνατότητα επεξεργασίας δεδομένων 8 bit, ο οποίος σχεδιάστηκε με τη γλώσσα περιγραφής υλικού VHDL και προσομοιώθηκε στο περιβάλλον του λογισμικού Quartus II της εταιρίας Altera. Το σύστημα αυτό αποτελείται από υπομονάδες οι οποίες εκτελούν εντολές και επεξεργάζονται δεδομένα. Υπάρχει δυνατότητα εισόδου δεδομένων 8 bit μέσω καταχωρητή εισόδου Rin και δυνατότητα προβολής αποτελεσμάτων δεδομένων μέσω καταχωρητή εξόδου Rout. O επεξεργαστής αποτελείται από μια αριθμητική και λογική μονάδα (ALU), ένα αρχείο καταχωρητών (REGISTER FILE), μια μονάδα ελέγχου (CONTROL UNIT) καθώς και από μερικές ακόμη βοηθητικές μονάδες και πολυπλέκτες που υλοποιούν τις απαραίτητες αρτηρίες. Το αρχείο καταχωρητών έχει 8 διευθυνσιοδοτούμενους καταχωρητές και ο επεξεργαστής εκτελεί 9 εντολές με δυνατότητα επέκτασης έως 16 εντολές. Η μονάδα ελέγχου παράγει σήματα ελέγχου με τα οποία ελέγχει τις υπόλοιπες μονάδες του επεξεργαστή.