Σχεδίαση ελεγκτή ασύγχρονης σειριακής επικοινωνίας σε γλώσσα VHDL και υλοποίηση σε διάταξη FPGA

Abstract

Η παρούσα πτυχιακή εργασία, αναφέρεται στην υλοποίηση ενός ελεγκτή ασύγχρονης σειριακής επικοινωνίας που δίνει τη δυνατότητα σε έναν υπολογιστή να ανταλλάσει δεδομένα με μια διάταξη FPGA. Η εφαρμογή σχεδιάστηκε σε γλώσσα περιγραφής υλικού VHDL και υλοποιήθηκε σε διάταξη FLEX10K. Αρχικά σχεδιάστηκε και υλοποιήθηκε ο πομπός της ασύγχρονης σειριακής επικοινωνίας (transmitter) και δοκιμάστηκε με τον Ηλεκτρονικό Υπολογιστή να λειτουργεί ως δέκτης. Στη συνέχεια γίνεται το αντίθετο, ο Η/Υ είναι ο πομπός και η διάταξη FPGA λειτουργεί ως δέκτης (receiver). Η ορθή λειτουργία των κυκλωμάτων επαληθεύεται με τις προσομοιώσεις που έγιναν με την βοήθεια του προγράμματος ψηφιακής σχεδίασης και προσομοίωσης Quartus II της εταιρίας Altera. Η εφαρμογή ξενιστή που εκτελείται σε Η/Υ υλοποιήθηκε με χρήση του λογισμικού μετρήσεων LabView της εταιρίας National Instruments.