## ΔΙΕΘΝΕΣ ΠΑΝΕΠΙΣΤΗΜΙΟ ΤΗΣ ΕΛΛΑΔΟΣ

## ΣΧΟΛΗ ΜΗΧΑΝΙΚΩΝ

## ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ, ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ

## Σχεδίαση και υλοποίηση διάταξης μετρήσεων με το κύκλωμα MAXimator FPGA MAX10 Evaluation kit

## Πτυχιακή Εργασία του

Ανέστη Κολοβού (3467)

Επιβλέπων: Ι.Α. Καλόμοιρος, Καθηγητής

ΣΕΡΡΕΣ, ΣΕΠΤΕΜΒΡΙΟΣ 2020

### ΠΕΡΙΛΗΨΗ

Στην παρούσα εργασία μελετώνται τα χαρακτηριστικά και η λειτουργία του κυκλώματος αναλογικής/ψηφιακής μετατροπής (Analog to Digital Converter), που βρίσκεται ενσωματωμένο στα κυκλώματα FPGA της οικογένειας MAX10 και το οποίο αναπτύσσει η εταιρεία INTEL. Συγκεκριμένα, μελετάται το κύκλωμα αναλογικής ψηφιακής μετατροπής του κυκλώματος FPGA της οικογένειας MAX10 με κωδικό 10M08DAF256C8G. Κατά την ανάπτυξη της εργασίας, μελετήθηκε η κατάλληλη διαμόρφωση των παραμέτρων του κυκλώματος αναλογικής ψηφιακής μετατροπής. Επίσης υλοποιήθηκε μια απλή εφαρμογή για τη μέτρηση του ηλεκτρικού δυναμικού που αναπτύσσεται σε συγκεκριμένο αναλογικό κανάλι εισόδου του κυκλώματος αναλογικής ψηφιακής μετατροπής, με τη βοήθεια ποτενσιομέτρου. Η τιμή της μέτρησης που προκύπτει απεικονίζεται σε οθόνη LED επτά τομέων, τεσσάρων δεκαδικών ψηφίων. Ο κώδικας περιγραφής κυκλωμάτων που χρησιμοποιήθηκε για την υλοποίηση της εφαρμογής, αναπτύχθηκε σε γλώσσα περιγραφής υλικού VHDL και δημιουργήθηκε στο περιβάλλον ανάπτυξης εφαρμογών (IDE) για κυκλώματα FPGA, Quartus Prime Lite Edition. Το υλικό πάνω στο οποίο εκτελείται η εφαρμογή είναι το αναπτυξιακό τυπωμένο κύκλωμα MAXimator της εταιρείας KAMAMI.

## ΠΙΝΑΚΑΣ ΠΕΡΙΕΧΟΜΕΝΩΝ

П	ΕΡΙΛΗ	ΨΗ	3	
П	NAKA	δΣ ΠΕΡΙΕΧΟΜΕΝΩΝ	4	
EI	ΣΑΓΩΙ	гн	6	
1	Δ	ΟΜΉ ΤΩΝ ΚΥΚΛΩΜΆΤΩΝ FPGA	8	
	1.1 1.2 1.3 1.4 1.5	ΤΑ ΛΟΓΙΚΑ ΣΤΟΙΧΕΙΑ (LOGIC ELEMENTS LES) ΔΟΜΕΣ ΛΟΓΙΚΩΝ ΠΙΝΑΚΩΝ (LOGIC ARRAY BLOCKS LABS) ΠΕΡΙΦΕΡΕΙΑΚΕΣ ΣΥΣΚΕΥΕΣ ΤΩΝ ΚΥΚΛΩΜΑΤΩΝ FPGA. Ο ΣΥΜΒΟΛΟΚΩΔΙΚΑΣ ΠΕΡΙΓΡΑΦΗΣ ΚΥΚΛΩΜΑΤΩΝ HDL (HARDWARE DESCRIPTION LANGUAGE). ΣΥΓΚΡΙΣΗ ΤΩΝ ΚΥΚΛΩΜΑΤΩΝ FPGA ΜΕ ΤΑ ΚΥΚΛΩΜΑΤΑ ASIC (APPLICATION-SPECIFIC INTEGRATED CIRCUIT)	8 9 . 10 . 10 . 12	
2	2 ΤΟ ΚΥΚΛΩΜΑ FPGA 10M08DAF256C8G THΣ INTEL			
3	2.1 2.2 2.3 ΣΣ	Χαρακτηριστικά του κυκλώματος FPGA 10M08DAF256C8G Το τύπωμενο αναπτυξιακό κυκλώμα ΜΑΧιμάτος. Το κύκλωμα διεπαφών ΜΑΧιμάτος expander. ΚΕΔΙΑΣΗ ΕΦΑΡΜΟΓΏΝ ΓΙΑ ΚΥΚΛΏΜΑΤΑ FPGA.	. 13 . 15 . 17 <b>. 19</b>	
	3.1	Τα σταδία σχεδιάσης εφαρμογών στο περιβάλλον αναπτύξης εφαρμογών Quartus Prime	. 19	
4 Ff	0 PGA 10 4.1 4.2	ΕΝΣΩΜΑΤΩΜΕΝΟΣ ΑΝΑΛΟΓΙΚΟΣ/ΨΗΦΙΑΚΟΣ ΜΕΤΑΤΡΟΠΕΑΣ (ADC BLOCK) ΤΟΥ ΚΥΚΛΩΜΑΤΟ DM08DAF256C8G Οι κατηγορίες αναλογικών/ψηφιακών μετατροπεών της οικογενείας MAX10 Δειγματοληψία των αναλογικών καναλίων του αναλογικον/ψηφιακού μετατροπεά	<b>DΣ</b> . 22 . 22 . 22	
	4.3	Ακριβεία της αναλογικής/ψηφιακής μετατροπής και η τάση αναφοράς	. 24	
5	0	ΕΛΕΓΧΟΣ ΤΟΥ ΑΝΑΛΟΓΙΚΟΥ/ΨΗΦΙΑΚΟΥ ΜΕΤΑΤΡΟΠΕΑ	. 27	
	5.1 5.2 <i>5.</i> <i>5.</i> <i>5.</i> <i>5.</i>	5.1 Ο ΠΡΟΣΧΕΔΙΑΣΜΕΝΟΣ ΠΥΡΗΝΑΣ ΕΛΕΓΧΟΥ ALTERA MODULAR ADC IP CORE.         ΟΙ ΜΙΚΡΟΠΥΡΗΝΕΣ ΕΛΕΓΧΟΥ ΤΟΥ ALTERA MODULAR ADC IP CORE.         2.1       ADC control core.         2.2       Sequencer core.         2.3       Sample Storage core.         2.4       Threshold Detection core.	. 27 . 27 . 27 . 30 . 32 . 33	
6	0	Ι ΔΙΑΜΟΡΦΩΣΕΙΣ ΤΟΥ ALTERA MODULAR ADC IP CORE	. 34	
	6.1 RAM 6.2 RAM VIOLA 6.3 (STAN 6.4	Διαδοχική μετατροπή αναλογικών καναλιών με εγγραφή του αποτελεσματός σε ενσωματώμενη μνημ (Standard Sequencer with Avalon-MM Sample Storage) Διαδοχική μετατροπή αναλογικών καναλιών με εγγραφή του αποτελεσματός σε ενσωματώμενη μνημ και ανιχνεύση παραβίασης ορίων (Standard Sequencer with Avalon-MM Sample Storage and Thresho ation Detection) Διαδοχική μετατροπή αναλογικών καναλιών με εγγραφή του αποτελεσματός σε εσωτερική μνημ διαδοχική μετατροπή αναλογικών καναλιών με εγγραφή του αποτελεσματός σε εσωτερική μνημ Διαδοχική μετατροπή αναλογικών καναλιών με εγγραφή του αποτελεσματός σε εσωτερική μνημ Νύαρα Sequencer with external Sample Storage). Χρήση μονό του μικροπύρηνα ADC control core.	1H . 34 1H DLD . 34 Λ . 35 . 36	
7	Δ١	ΗΜΙΟΥΡΓΙΑ ΑΠΛΗΣ ΕΦΑΡΜΟΓΗΣ ΜΕ ΤΗ ΧΡΗΣΗ ΤΟΥ ALTERA MODULAR ADC IP CORE ΣΤΟ		
П	EPIBA	ΛΛΟΝ ΑΝΑΙΤΤΥΞΉΣ ΕΦΑΡΜΟΓΩΝ QUARTUS PRIME	. 37	
	7.1 7.2	ΔΗΜΙΟΥΡΓΙΑ ΝΕΟΥ PROJECT. ΔΗΜΙΟΥΡΓΙΑ ΑΝΩΤΕΡΗΣ ΟΝΤΟΤΗΤΑΣ (ΤΟΡ ΕΝΤΙΤΥ)	. 37 . 43	

7	.3	Σχεδιάση της εφαρμογής	45		
7	.4	ΔΗΜΙΟΥΡΓΙΑ ΚΑΙ ΠΑΡΑΜΕΤΡΟΠΟΙΗΣΗ ΤΟΥ ALTERA MODULAR ADC CORE	47		
7	.5	ΔΗΜΙΟΥΡΓΙΑ ΚΑΙ ΠΑΡΑΜΕΤΡΟΠΟΙΗΣΗ ΤΟΥ ΚΥΚΛΩΜΑΤΟΣ ΧΡΟΝΙΣΜΟΥ ALTPLL	54		
7	.6	ΔΗΜΙΟΥΡΓΙΑ ΣΗΜΑΤΩΝ ΠΑΡΑΜΕΤΡΟΠΟΙΗΣΗΣ ΤΗΣ ΣΥΣΚΕΥΗΣ MYADC.	62		
7	.7	Ο ΜΕΤΑΤΡΟΠΕΑΣ ΔΥΑΔΙΚΟΥ ΑΡΙΘΜΟΥ ΣΕ ΚΩΔΙΚΟΠΟΙΗΣΗ BCD.	67		
7	.8	$\Delta$ ΗΜΙΟΥΡΓΙΑ ΚΥΚΛΩΜΑΤΟΣ ΧΡΟΝΙΚΗΣ ΚΑΘΥΣΤΕΡΗΣΗΣ ΓΙΑ ΚΑΛΥΤΕΡΟ ΟΠΤΙΚΟ ΑΠΟΤΕΛΕΣΜΑ ΤΗΣ ΔΕΚΑΔΙΚΗΣ			
A	ΑΠΕΙΚΟΝΙΣΗΣ				
7	.9	ΤΑ ΚΥΚΛΩΜΑΤΑ ΟΔΗΓΗΣΗΣ ΤΩΝ ΨΗΦΙΩΝ LED ΔΕΚΑΔΙΚΗΣ ΑΠΕΙΚΟΝΙΣΗΣ.	83		
7	.10	ΔΗΜΙΟΥΡΓΙΑ ΕΙΣΟΔΩΝ-ΕΞΟΔΩΝ ΓΙΑ ΤΗΝ ΕΦΑΡΜΟΓΗ	93		
7	.11	Αναθέση των εισόδων-εξόδων της εφαρμογής στους ακροδεκτές του κυκλωματός FPGA	96		
7	.12	Compilation της εφαρμογής	98		
7	.13	Προγραμματισμός και διαμορφώση του κυκλώματος FPGA με τον κωδικά της εφαρμογής	100		
7	.14	Εκτελέση της εφαρμογής από το αναπτυξιακό τύπωμενο κύκλωμα MAXImator	105		
8	ΣΥ	ΜΠΕΡΑΣΜΑΤΑ	107		
9	ПВ	ΕΡΙΕΧΟΜΕΝΑ ΠΙΝΑΚΩΝ	109		
9	.1	ΣΧΗΜΑΤΑ	109		
9			110		
	.2	ΕΙΚΟΝΕΣ	110		
9	.2 .3	ΕΙΚΟΝΕΣ ΠΙΝΑΚΕΣ	110 110		
9 BIB/	.2 .3 <b>\IO</b>	ΕΙΚΟΝΕΣ ΠΙΝΑΚΕΣ ΡΑΦΙΑ	110 110 111		
9 BIB/ ПАР	.2 .3 \IOF PAPT	ΕΙΚΟΝΕΣ ΠΙΝΑΚΕΣ ΡΑΦΙΑ	110 110 111		
9 BIB/ ПАР ПАР	.2 .3 NOF PAPT	ΕΙΚΟΝΕΣ ΠΙΝΑΚΕΣ <b>ΡΑΦΙΑ</b>	110 110 111 112 113		

### ΕΙΣΑΓΩΓΗ

Στη σύγχρονη κοινωνική πραγματικότητα, υπάρχει έντονη η ανάγκη της απελευθέρωσης του ανθρώπου, από την ενασχόλησή του με διάφορες καθημερινές διεργασίες και δραστηριότητες. Η ανάγκη αυτή αποσκοπεί αφενός στην απόδοση πολύτιμου καθημερινού χρόνου στον άνθρωπο και αφετέρου στην εξάλειψη της πιθανότητας αστοχίας από ανθρώπινο παράγοντα, κατά τη διάρκεια εκτέλεσης κρίσιμων διαδικασιών. Επιπρόσθετα, η αλματώδης εξέλιξη της τεχνολογίας σε όλους τους τομείς της παράγει καθημερινά νέες αναγκαίες διαδικασίες, οι οποίες ως επί τω πλείστον είναι αδύνατο να διεκπεραιωθούν από τον άνθρωπο.

Την ανάγκη αυτή προσπαθούν να καλύψουν οι επιστήμες της Πληροφορικής, της Ηλεκτρονικής και της Μηχανολογίας, παρουσιάζοντας θεαματικά συνδυαστικά αποτελέσματα διάφορων εφαρμογών αυτοματισμού. Πολυάριθμα είναι τα παραδείγματα της σύγχρονης καθημερινότητας. Από τη δημιουργία ηλεκτρομηχανολογικών εφαρμογών στη βιομηχανία μέχρι τη δημιουργία των ηλεκτρικών οικιακών συσκευών καθώς και από τα συστήματα μεταφοράς ανθρώπων και εμπορευμάτων μέχρι τα συστήματα μεταφοράς πληροφοριών. Σε κάθε τομέα της σύγχρονης κοινωνικής πραγματικότητας υπάρχει μια ηλεκτρομηχανολογική υλοποίηση.

Στις υλοποιήσεις που προαναφέρθηκαν, οι επιστήμες της Ηλεκτρονικής και της Πληροφορικής παίζουν τον ουσιαστικό ρόλο του ελέγχου της συνολικής λειτουργίας. Τα ενσωματωμένα συστήματα (embedded systems) κατέχουν μεγάλο μερίδιο στον τομέα ελέγχου των διάφορων εφαρμογών αυτοματισμού, αναπτύσσονται ταχύτατα και εξελίσσονται προς την κατεύθυνση της αύξησης επεξεργαστικής ισχύος και μείωσης του όγκου και της ενεργειακής κατανάλωσης. Στην καρδιά των ενσωματωμένων συστημάτων βρίσκονται οι μονάδες επεξεργασίας, η ιστορική εξέλιξη των οποίων ακολουθεί την κατεύθυνση που προαναφέραμε. Υπάρχουν πολλά είδη μονάδων επεξεργασίας όπως οι μικροελεγκτές (microcontrollers), οι μικροεπεξεργαστές (microprocessors), τα κυκλώματα PLD (Programmable Logic Device), CPLD (Complex Programmable Logic Device), τα κυκλώματα FPGA (Field Programmable Gate Array) καθώς και πλήθος από εξειδικευμένα βάσει εφαρμογής ολοκληρωμένα κυκλώματα ASIC (Application-Specific Integrated Circuit) ή SoC (System on Chip). Η παρούσα εργασία πραγματεύεται την χρήση των κυκλωμάτων FPGA (Field Programmable Gate Array) και πιο συγκεκριμένα την δειγματοληψία αναλογικού σήματος και την ψηφιακή μετατροπή του μέσω ενός κυκλώματος FPGA.

Στο πρώτο κεφάλαιο της εργασίας, παρουσιάζονται στοιχεία που αφορούν την δομή και την λειτουργία, γενικά, των κυκλωμάτων FPGA. Γίνεται αναφορά στις μικρότερες δομικές μονάδες των κυκλωμάτων FPGA που είναι τα λογικά στοιχεία (Logic Elements LEs), καθώς επίσης και στον τρόπο που οργανώνονται σε λογικούς πίνακες (Logic Array Blocks LABs) και συνδέονται μεταξύ του προκειμένου να υλοποιήσουν τις διάφορες εφαρμογές.

Στο δεύτερο κεφάλαιο πραγματοποιείται μια ειδικότερη ανάλυση των χαρακτηριστικών του κυκλώματος FPGA 10M08DAF256C8G που αποτελεί μέλος της οικογένειας MAX10 της εταιρείας Intel. Επίσης περιγράφονται τα χαρακτηριστικά του αναπτυξιακού τυπωμένου κυκλώματος MAXimator, το οποίο εμπεριέχει το κύκλωμα FPGA 10M08DAF256C8G και θα χρησιμοποιηθεί για την υλοποίηση της εφαρμογής.

Στο τρίτο κεφάλαιο περιγράφονται τα στάδια της σχεδίασης και υλοποίησης εφαρμογών για κυκλώματα FPGA, με την βοήθεια του λογισμικού περιβάλλοντος ανάπτυξης εφαρμογών FPGA, Quartus Prime.

Στο τέταρτο κεφάλαιο πραγματοποιείται μια αναφορά στα χαρακτηριστικά της συσκευής αναλογικής/ψηφιακής μετατροπής (ADC converter) που βρίσκεται ενσωματωμένη στο κύκλωμα FPGA 10M08DAF256C8G

Στο πέμπτο κεφάλαιο περιγράφονται αναλυτικά οι μέθοδοι ελέγχου και παραμετροποίησης της συσκευής αναλογικής/ψηφιακής μετατροπής ενώ στο έκτο κεφάλαιο γίνεται περιγραφή των διαμορφώσεων της συσκευής αναλογικής/ψηφιακής μετατροπής, που είναι διαθέσιμες από το λογισμικό περιβάλλον ανάπτυξης Quartus Prime.

Τέλος στο έβδομο κεφάλαιο της εργασίας, πραγματοποιείται εκτενής και αναλυτική περιγραφή, της δημιουργίας και εκτέλεσης της εφαρμογής αναλογικής/ψηφιακής μετατροπής, με απεικόνιση του αποτελέσματος σε οθόνη τεσσάρων δεκαδικών ψηφίων LED επτά τομέων.

7

## 1 Δομή των κυκλωμάτων FPGA

### 1.1 Τα λογικά στοιχεία (Logic Elements LEs)

Τα σύγχρονα κυκλώματα FPGA αποτελούνται από λογικά στοιχεία (Logic Elements) ή αλλιώς συντομογραφικά LEs. Το λειτουργικό διάγραμμα ενός LE φαίνεται παρακάτω και είναι αρκετά πολύπλοκο. Το λογικό στοιχείο LE αποτελεί την μικρότερη λογική δομή μέσα σε ένα κύκλωμα FPGA (Σχήμα 1). Ένα λογικό στοιχείο έχει σήματα εισόδων για τα



Σχήμα 1. Διαγραμματική απεικόνιση Λογικού Στοιχείου (Logic Element LE) κυκλώματος FPGA της οικογένειας MAX10.

δεδομένα προς επεξεργασία, εξόδων για τα επεξεργασμένα δεδομένα καθώς επίσης και σήματα ελέγχου της λειτουργίας του (Altera Corporation 2016).

### 1.2 Δομές λογικών πινάκων (Logic Array Blocks LABs)

Τα LEs διατάσσονται σε μεγαλύτερες δομές οι οποίες ονομάζονται LABs (Logic Array Blocks) και έχουν την δυνατότητα της εσωτερικής σύνδεσης μεταξύ τους καθώς και με άλλες LEs που βρίσκονται σε διαφορετικά LABs. Κάθε LAB περιέχει συγκεκριμένο αριθμό από LEs. Η σχηματική δομή ενός LAB απεικονίζεται στο Σχήμα 2.



Σχήμα 2. Σχηματική απεικόνιση ενός Logic Array Block (LAB)

Στην συγκεκριμένη δομή LAB μπορούμε να παρατηρήσουμε ότι αποτελείται από 16 LEs ενώ εκατέρωθεν μπορούμε να παρατηρήσουμε σχηματικά, τους διαύλους διασύνδεσης των LEs τόσο εσωτερικά στο ίδιο LAB, όσο και εξωτερικά με LEs τα οποία βρίσκονται σε διαφορετικά LABs (Altera Corporation 2016).

### 1.3 Περιφερειακές συσκευές των κυκλωμάτων FPGA.

Μέσα σε ένα εξελιγμένο κύκλωμα FPGA, μπορεί να υπάρχουν και διάφορες περιφερειακές συσκευές όπως ψηφιακοί/αναλογικοί μετατροπείς (A/D converters), αναλογικοί/ψηφιακοί μετατροπείς (D/A converters), διάφορες θύρες επικοινωνίας υψηλής ταχύτητας (high speed transceivers), κυκλώματα χρονισμού (clocks, PLLs) καθώς και ενσωματωμένες μνήμες FLASH, EEPROM κ.α. Η διαδοχική κατά μέγεθος διάταξη της δομής των LEs, LABs και των διάφορων περιφερειακών σε ένα κύκλωμα FPGA φαίνεται στο Σχήμα 3.



Σχήμα 3. Σχηματική απεικόνιση της δομής ενός κυκλώματος FPGA

### 1.4 Η γλώσσα περιγραφής υλικού HDL (Hardware Description Language).

Το βασικό πλεονέκτημα των κυκλωμάτων FPGA σχετικά με την σχεδίαση ψηφιακών συστημάτων, είναι η δυνατότητα που παρέχουν στον σχεδιαστή ψηφιακών συστημάτων να αναδιατάσσει την σύνδεση των λογικών μονάδων και να δημιουργεί κυκλωματικές υλοποιήσεις ανάλογα με τις ανάγκες σχεδίασης. Το γεγονός αυτό μάλιστα πραγματοποιείται με την χρήση συγκεκριμένης γλώσσας περιγραφής υλικού (HDL Hardware Description Language) όπως φαίνεται στο Σχήμα 4.

```
[library ieee;
USE ieee.std_logic_1164.all;
      2
      3
     4
                          USE ieee.std_logic_unsigned.all;
     5
     6
                    ENTITY binary_BCD IS

PPORT (clk :in std_logic;
    ds: in std_logic_vector (15 downto 0);
    qs: OUT std_logic_vector (15 downto 0));

     7
8
     9
10
                          END binary_BCD;
11
12
                    ⊟ARCHITECTURE behaviour OF binary_BCD IS
13
                    BEGIN
14
15
                    ⊟PROCESS (clk)
16
                          variable i : integer:=0;
variable bcd : std_logic_vector(15 downto 0) ;
variable bint : std_logic_vector(15 downto 0) ;
17
18
19
20
21
                       begin
22
23
                   process = 
                   bcd:='00000000000000000;
bint:=ds;
=for i in 0 to 15 loop -- repeating 16 times.
bcd(15 downto 1) := bcd(14 downto 0); --shifting the bits.
bcd(0) := bint(15);
bint(15 downto 1) := bint(14 downto 0);
bint(0) :='0';
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
                    bif(i < 15 and bcd(3 downto 0) > "0100") then
bcd(3 downto 0) := bcd(3 downto 0) + "0011";
end if;
                    Eif(i < 15 and bcd(7 downto 4) > "0100") then
    bcd(7 downto 4) := bcd(7 downto 4) + "0011";
    end if;
39
                    ⊟if(i < 15 and bcd(11 downto 8) > "0100") then
|bcd(11 downto 8) := bcd(11 downto 8) + "0011";
40
41
42
                          end if;
43
                    Bif(i < 15 and bcd(15 downto 12) > "0100") then
bcd(15 downto 12) := bcd(15 downto 12) + "0011";
end if;
44
45
46
47
48
                          end loop;
49
                          qs<=bcd;
50
                        end if;
51
52
53
                      END process;
END behaviour;
```

Σχήμα 4. Γλώσσα περιγραφής υλικού VHDL

Με την βοήθεια της γλώσσας περιγραφής υλικού, ο σχεδιαστής ψηφιακών συστημάτων μπορεί να περιγράψει την κυκλωματική διάταξη που επιθυμεί να υλοποιήσει. Έπειτα η συγκεκριμένη περιγραφή δημιουργεί τις απαραίτητες συνδέσεις ανάμεσα στα λογικά στοιχεία, που βρίσκονται όπως προαναφέραμε, συγκροτημένες σε ειδικές δομές, έτσι ώστε να είναι εύκολα πραγματοποιήσιμη η ημιαγωγική τους σύνδεση.

### 1.5 Σύγκριση των κυκλωμάτων FPGA με τα κυκλώματα ASIC (Application-Specific Integrated Circuit)

Η ιδιότητα των κυκλωμάτων FPGA να αναδιαμορφώνονται εύκολα και γρήγορα, μέσω του κώδικα περιγραφής κυκλωμάτων, τα καθιστά πολύ χρήσιμα υλικά για τον ψηφιακό σχεδιασμό στην βιομηχανία. Ο σχεδιαστής ψηφιακών συστημάτων έχει την δυνατότητα πολύ γρήγορα και ανέξοδα να υλοποιεί τον ψηφιακό σχεδιασμό του, να τον δοκιμάζει λειτουργικά και να τον επανασχεδιάζει αν αυτό είναι απαραίτητο. Με τον τρόπο αυτό επιταχύνονται οι διαδικασίες της επανασχεδίασης (redesign) και των DVT's (Design Validation Tests) οι οποίες αποτελούν και το πιο χρονοβόρο κομμάτι στην διαδικασία ανάπτυξης ενός προϊόντος.

Είναι λοιπόν αναμενόμενο, τα κυκλώματα FPGA να αντικαταστήσουν σταδιακά τα κυκλώματα ASIC, τα οποία χρησιμοποιούνται ευρύτατα στην βιομηχανία. Η ανάπτυξή και ο επανασχεδιασμός των κυκλωμάτων ASIC (Application-Specific Integrated Circuit), είναι πολύ πιο δαπανηρές διαδικασίες συγκριτικά με την ανάπτυξη ψηφιακών συστημάτων που βασίζονται πάνω στην τεχνολογία των κυκλώματων FPGA (Wikipedia, Field-programmable gate array).

## 2 Το κύκλωμα FPGA 10M08DAF256C8G της INTEL

## 2.1 Χαρακτηριστικά του κυκλώματος FPGA 10M08DAF256C8G

Στην παρούσα εργασία θα χρησιμοποιηθεί ένα κύκλωμα FPGA της INTEL και συγκεκριμένα το 10M08DAF256C8G το οποίο ανήκει στην οικογένεια MAX 10.



Σχήμα 5. Κωδικοποίηση ονοματολογίας των κυκλωμάτων της οικογένειας ΜΑΧ 10

Σύμφωνα με Σχήμα 5 που δείχνει την κωδικοποίηση προϊόντος της INTEL, το συγκεκριμένο κύκλωμα FPGA διαθέτει τα εξής χαρακτηρίστηκα:

- Οικογένεια προϊόντος: Intel MAX 10
- Πλήθος Λογικών Στοιχείων: 8000 Logic Elements
- Επιπλέον Χαρακτηριστικά : Α/D converter, Διπλή τροφοδοσία, Ενσωματωμένη
   Μνήμη FLASH
- Πλήθος ακροδεκτών: 256 ball pins

Το συγκεκριμένο κύκλωμα FPGA διαθέτει ενσωματωμένο αναλογικό/ψηφιακό μετατροπέα ο οποίος θα χρησιμοποιηθεί και θα μελετηθεί στην παρούσα εργασία. Όλες οι ενσωματωμένες συσκευές που εμπεριέχονται σε ένα κύκλωμα FPGA οργανώνονται σε ανεξάρτητες μονάδες υλικού (modules) και ελέγχονται μέσα από ειδικές μονάδες λογισμικού οι οποίες είναι γραμμένες σε συμβολοκώδικα περιγραφής υλικού όπως προαναφέραμε (HDL). Η Intel αναφέρει μια σειρά από προσχεδιασμένο κώδικα ελέγχου των μονάδων υλικού (modules) ως πυρήνες πνευματικής ιδιοκτησίας (intellectual property cores ή IP cores).



Σχήμα 6. Το κύκλωμα FPGA 10M08DAF256C8G

Στην Εικόνα 1 και στα δεξιά το συγκεκριμένο κύκλωμα FPGA που θα χρησιμοποιηθεί στην παρούσα εργασία σε φυσικό μέγεθος (17mm X 17mm, 256 pins). Αριστερά διακρίνεται ένα άλλο κύκλωμα FPGA της ίδιας οικογένειας MAX 10 αλλά πολύ μικρότερου μεγέθους (3mm X 4mm, 36 pins). Στην ίδια εικόνα μπορούμε να παρατηρήσουμε τους φυσικούς ακροδέκτες τις συσκευασίας των κυκλωμάτων FPGA. Ο συγκεκριμένος τύπος ακροδεκτών ονομάζεται FBGA (Fine Ball Grid Array package) (Intel, 2017α).



Εικόνα 1: Δύο μέλη της οικογένειας κυκλωμάτων FPGA MAX 10 σε φυσικές διαστάσεις

### 2.2 Το τυπωμένο αναπτυξιακό κύκλωμα MAXimator.

Όπως φαίνεται στην Εικόνα 1 το φυσικό μέγεθός των κυκλωμάτων FPGA είναι τόσο μικρό και αντίθετα, η πυκνότητα των ακροδεκτών τόσο μεγάλη, έτσι ώστε ο χειρισμός και η χρήση αυτών των ολοκληρωμένων κυκλωμάτων σε τυπωμένα κυκλώματα, να είναι πολύ δύσκολες διαδικασίες και να απαιτούν ακριβό και εξειδικευμένο εξοπλισμό. Για τον λόγο, αυτό στην παρούσα εργασία θα χρησιμοποιηθεί το εμπορικό αναπτυξιακό τυπωμένο κύκλωμα MAXimator της εταιρείας KAMAMI. Το συγκεκριμένο τυπωμένο κύκλωμα εμπεριέχει το κύκλωμα FPGA 10M08DAF256C8G, όπου μας ενδιαφέρει να το μελετήσουμε ως προς την ενσωματωμένη συσκευή αναλογικής/ψηφιακής μετατροπής που διαθέτει. Επίσης συγκεκριμένο αναπτυξιακό τυπωμένο κύκλωμα, είναι το προσανατολισμένο για υλοποίηση ψηφιακών εφαρμογών σήματος εικόνας VGA και HDMI, καθώς διαθέτει τους αντίστοιχους υποδοχείς (connectors), οπότε είναι μια καλή ευκαιρία να αναπτυχθεί μια συνδυαστική εφαρμογή αναλογικής δειγματοληψίας και ψηφιακής απεικόνισης σε monitor VGA. Στην παρακάτω εικόνα (Εικόνα 2) μπορούμε να παρατηρήσουμε την διάταξη των εισόδων και εξόδων που θα χρησιμοποιηθούν, πάνω στο τυπωμένο κύκλωμα.



Εικόνα 2: Τυπωμένο αναπτυζιακό κύκλωμα MAXimator

Το κύκλωμα FPGA 10M08DAF256C8G διαθέτει 178 ακροδέκτες εισόδου/εξόδου (GPIO) που μπορούν να χρησιμοποιηθούν για γενική χρήση και 17 ακροδέκτες αναλογικών εισόδων που μπορούν να χρησιμοποιηθούν σε εφαρμογές αναλογικής σε ψηφιακή μετατροπή. Ο κατασκευαστής του τυπωμένου κυκλώματος MAXimator, παρέχει 16 από τους 178 ακροδέκτες για γενική είσοδο/έξοδο και 6 ακροδέκτες αναλογικών εισόδων για αναλογική/ψηφιακή μετατροπή. Επίσης υπάρχει και μία ακόμη αναλογική είσοδος πάνω στο τυπωμένο κύκλωμα, η οποία συνδέεται με το ενσωματωμένο ποτενσιόμετρο που παρέχει συνεχή τάση με εύρος 0V-2.5V, για γρήγορη ανάπτυξη εφαρμογών αναλογικής σε ψηφιακή μετατροπή.

### 2.3 Το κύκλωμα διεπαφών MAXimator expander.

Για την αύξηση της ευελιξίας των διεπαφών του συγκεκριμένου αναπτυξιακού κυκλώματος, ο κατασκευαστής παρέχει επίσης και το τυπωμένο κύκλωμα διεπαφών (πλήκτρα, διατάξεις απεικόνισης) MAXimator expander, όπως απεικονίζεται παρακάτω (Εικόνα 3).



### Εικόνα 3: Τυπωμένο κύκλωμα διεπαφών MAXimator expander

Το συγκεκριμένο κύκλωμα δίνει στον χρήστη την δυνατότητα εισόδου και εξόδου δεδομένων, από και προς το κύκλωμα FPGA του μητρικού τυπωμένου κυκλώματος. Το γεγονός αυτό επιτυγχάνεται με την σύνδεση των δύο τυπωμένων κυκλωμάτων όπως φαίνεται στην παρακάτω εικόνα (Εικόνα 4).



Εικόνα 4: Το συνολικό αναπτυξιακό τυπωμένο κύκλωμα.

Με την σύνδεση αυτή, ο χρήστης έχει την δυνατότητα του ελέγχου ροής, της κυκλωματικής διάταξης που θέλει να αναπτύξει στο ολοκληρωμένο κύκλωμα FPGA. Η διαμόρφωση του κυκλώματος FPGA, πραγματοποιείται μέσω της φυσικής σύνδεσης του αναπτυξιακού τυπωμένου κυκλώματος (JTAG), με ειδικό λογισμικό περιβάλλον ανάπτυξης εφαρμογών κυκλωμάτων FPGA (Quartus Prime). Το συγκεκριμένο λογισμικό περιβάλλον ανάπτυξης που θα χρησιμοποιηθεί στην παρούσα εργασία, αναφέρεται στη συνέχεια. Επίσης, τα σχηματικά διαγράμματα των δύο τυπωμένων κυκλωμάτων, παρατίθενται στο Παράρτημα Ι.

## 3 Σχεδίαση εφαρμογών για κυκλώματα FPGA.

# 3.1 Τα στάδια σχεδίασης εφαρμογών στο περιβάλλον ανάπτυξης εφαρμογών Quartus Prime.

Για τον σχεδιασμό και την ανάπτυξη εφαρμογών σε κυκλώματα FPGA της εταιρείας Intel, δημιουργήθηκε ένα ευέλικτο λογισμικό περιβάλλον, που ονομάζεται Quartus Prime. Το συγκεκριμένο λογισμικό εμπεριέχει εργαλεία για την ανάπτυξη του κώδικα περιγραφής υλικού (HDL) και για την προσομοίωση λειτουργικότητας του σχεδιασμού. Το περιβάλλον αυτό μας δίνει επίσης την δυνατότητα να χρησιμοποιήσουμε IP cores, που όπως προαναφέραμε, είναι προσχεδιασμένο λογισμικό για τον έλεγχο και την παραμετροποίηση των modules που μπορούν να εμπεριέχονται σε ένα κύκλωμα FPGA. Στο Quartus Prime έχουν ενσωματωθεί όλα τα στάδια δημιουργίας και ανάπτυξης εφαρμογών για τα κυκλώματα FPGA της εταιρείας Intel. Στο παρακάτω διάγραμμα ροής (Σχήμα 7) εμφανίζονται τα βασικά στάδια της σχεδίασης μιας εφαρμογής για κύκλωμα FPGA (Ιωάννης Α. Καλόμοιρος, 2012).



Σχήμα 7: Βασικά στάδια σχεδίασης εφαρμογής για κύκλωμα FPGA

Κατά το πρώτο στάδιο ο σχεδιαστής ψηφιακών συστημάτων, αναλύει τις απαιτήσεις και τις ανάγκες της εφαρμογής. Μελετά και οργανώνει τον τρόπο ψηφιακής υλοποίησης

με την δημιουργία διαγραμμάτων ροής για κάθε επιμέρους απαίτηση. Τα επιμέρους διαγράμματα, συνενώνονται σε μια ολοκληρωμένη ολότητα η οποία ανταποκρίνεται σε όλες τις απαιτήσεις της ψηφιακής εφαρμογής.

Στο δεύτερο στάδιο ο σχεδιαστής μετατρέπει όλες τις επιμέρους οντότητες του συνολικού διαγράμματος ροής, σε κώδικα περιγραφής κυκλωμάτων HDL, έτσι ώστε κάθε κύκλωμα που θα προκύπτει, να συμπεριφέρεται σύμφωνα με τις απαιτήσεις της εφαρμογής. Κατά το στάδιο αυτό περιγράφονται επίσης και οι συνδέσεις των επιμέρους κυκλωμάτων μεταξύ τους έτσι ώστε να δημιουργηθεί το τελικό σύστημα που θα υλοποιεί την εφαρμογή.

Η ανάλυση και η σύνθεση είναι ένα στάδιο κατά το οποίο το λογισμικό περιβάλλον ανάπτυξης των εφαρμογών (Quartus Prime) αναλύει την περιγραφή των κυκλωμάτων και προσπαθεί να δημιουργήσει την βέλτιστη κυκλωματική υλοποίηση.

Η λειτουργικότητα της κυκλωματικής υλοποίησης που θα προκύψει από την διαδικασία της ανάλυσης και σύνθεσης, ελέγχεται στο στάδιο της λειτουργικής προσομοίωσης. Υπάρχουν ενσωματωμένα εργαλεία ψηφιακής προσομοίωσης των κυκλωμάτων που δημιουργούνται έτσι ώστε ο σχεδιαστής να μελετήσει την ορθή συμπεριφορά του συστήματος και να επέμβει με διορθώσεις στον κώδικα περιγραφής κυκλωμάτων εάν αυτό είναι απαραίτητο.

Στο στάδιο της δρομολόγησης σε επίπεδο υλικού, το λογισμικό περιβάλλον ανάπτυξης των εφαρμογών (Quartus Prime) «σχεδιάζει» την κυκλωματική υλοποίηση πάνω στους διαθέσιμους υλικούς πόρους του κυκλώματος FPGA που έχει επιλεγεί για την συγκεκριμένη εφαρμογή. Δημιουργεί, με άλλα λόγια, την σύνδεση των λογικών μονάδων LEs ανάμεσα στα LABs και τις παραμετροποιεί έτσι ώστε να υλοποιηθεί η κυκλωματική περιγραφή.

Κατά το στάδιο της χρονικής ανάλυσης το λογισμικό περιβάλλον ανάπτυξης των εφαρμογών (Quartus Prime) αναλύει τον συγχρονισμό των κυκλωμάτων που περιεγράφηκαν από των κώδικα HDL. Αναλύει, ελέγχει και συντονίζει όλες τις πιθανές πηγές χρονισμού (clocks, PLLs), καθώς και όλες τις σύγχρονες κυκλωματικές διαδικασίες, σύμφωνα με την κυκλωματική περιγραφή. Το στάδιο της χρονικής ανάλυσης ακολουθεί η χρονική προσομοίωση. Κατά την διαδικασία αυτή ο σχεδιαστής ψηφιακών συστημάτων ελέγχει τον χρόνο εκτέλεσης και τον συγχρονισμό των κυκλωματικών διαδικασιών και επεμβαίνει με τροποποιήσεις στον κώδικα περιγραφής κυκλωμάτων, εφόσον αυτό κρίνεται απαραίτητο, έτσι ώστε να επιτύχει την βέλτιστη κυκλωματική υλοποίηση.

Έπειτα από την επιβεβαίωση της ορθής λειτουργικότητας της ψηφιακής σχεδίασης μέσα από την κυκλωματική και χρονική προσομοίωση, ο σχεδιαστής του συστήματος είναι έτοιμος για την φυσική αποτύπωση του κυκλώματος πάνω στο κύκλωμα FPGA που έχει επιλέξει. Το λογισμικό περιβάλλον ανάπτυξης των εφαρμογών (Quartus Prime) αναλαμβάνει την φυσική διαμόρφωση των λογικών μονάδων LEs του υλικού, καθώς και την διασύνδεση μεταξύ τους έτσι ώστε να υλοποιηθεί το τελικό κύκλωμα που έχει μελετηθεί.

Τα διαδικαστικά βήματα που απαιτούνται για την υλοποίηση μιας εφαρμογής σε κύκλωμα FPGA παρουσιάζονται αργότερα.

## 4 Ο ενσωματωμένος αναλογικός/ψηφιακός μετατροπέας (ADC block) του κυκλώματος FPGA 10M08DAF256C8G

## 4.1 Οι κατηγορίες αναλογικών/ψηφιακών μετατροπέων της οικογένειας MAX10.

Υπάρχουν δύο κατηγορίες κυκλωμάτων FPGA, της οικογένειας MAX 10, που διαθέτουν ενσωματωμένο αναλογικό/ψηφιακό μετατροπέα. Στην πρώτη κατηγορία τα κυκλώματα διαθέτουν δύο ενσωματωμένες μονάδες αναλογικής/ψηφιακής μετατροπής με συνολικά 18 αναλογικές εισόδους. Τα κυκλώματα FPGA της δεύτερης κατηγορίας διαθέτουν μία μονάδα αναλογικής/ψηφιακής μετατροπής με συνολικά 17 αναλογικές εισόδους. Το κύκλωμα FPGA που θα χρησιμοποιηθεί στην παρούσα εργασία 10M08DAF256C8G, ανήκει στην δεύτερη κατηγορία (Intel, 2017β).

## 4.2 Δειγματοληψία των αναλογικών καναλιών του αναλογικού/ψηφιακού μετατροπέα

Από σύνολο των 17 ακροδεκτών αναλογικής/ψηφιακής μετατροπής, οι 16 ακροδέκτες είναι διπλής λειτουργίας, δηλαδή μπορούν να χρησιμοποιηθούν και ως γενικές είσοδοι/έξοδοι και μόνο ο ένας ακροδέκτης μπορεί να χρησιμοποιηθεί αποκλειστικά για αναλογική/ψηφιακή μετατροπή. Επίσης υπάρχει και ένα εσωτερικό κανάλι αναλογικής/ψηφιακής μετατροπής το οποίο δεν συνδέεται με εξωτερικό ακροδέκτη αλλά με ενσωματωμένο αισθητήρα θερμοκρασίας. Στο Σχήμα 8 απεικονίζεται η θέση του αναλογικού/ψηφιακού μετατροπέα (ADC1) μέσα στο κύκλωμα FPGA.



### Σχήμα 8. Η θέση του αναλογικού/ψηφιακού μετατροπέα (ADC1) μέσα στο κύκλωμα FPGA

Το ADC block έχει την δυνατότητα συνολικής δειγματοληψίας και για τα 17 αναλογικά κανάλια που διαθέτει, που ανέρχεται στο 1000000 δείγματα το δευτερόλεπτο (1MSPS). Αυτό σημαίνει ότι σε περίπτωση ταυτόχρονης δειγματοληψίας 2 καναλιών, η μέγιστη δειγματοληψία ανά κανάλι θα είναι 0.5MSPS και ούτω καθεξής. Η δειγματοληψία του εσωτερικού αναλογικού καναλιού, για την μέτρηση της θερμοκρασίας από τον ενσωματωμένο αισθητήρα, ανέρχεται στα 50KSPS. Για να επιτευχθούν οι προαναφερθείσες συχνότητες δειγματοληψίας πρέπει το ADC block να τροφοδοτηθεί με τετραγωνικούς παλμούς στην είσοδο clock που διαθέτει. Η συχνότητα αυτή πρέπει να δημιουργηθεί από ανεξάρτητη εξωτερική γεννήτρια τετραγωνικών παλμών (clock), με διαμόρφωση της συχνότητας μέσω της συσκευής PLL (Phase Locked Loop), που υπάρχει ενσωματωμένη στο κύκλωμα FPGA. Η συχνότητα της γεννήτριας τετραγωνικών παλμών για το συγκεκριμένο αναπτυξιακό τυπωμένο κύκλωμα MAXimator που θα χρησιμοποιηθεί στην παρούσα εργασία είναι 10MHz. Η διαδικασία χρονισμού του ADC block θα αναλυθεί αργότερα (Intel, 2017β).

### 4.3 Ακρίβεια της αναλογικής/ψηφιακής μετατροπής και η τάση αναφοράς.

Η ακρίβεια μετατροπής του ADC block είναι 12bits και η μέθοδος μετατροπής που χρησιμοποιεί είναι η SAR (Successive Approximation Register). Το διάγραμμα του ADC block απεικονίζεται στο Σχήμα 9.



Σχήμα 9. Διάγραμμα του ADC Block

Στο διάγραμμα του ADC block μπορούμε να διακρίνουμε τον πολυπλέκτη (Mux) των 17 εξωτερικών αναλογικών καναλιών (16 dual function +1 dedicated analog), καθώς και το εσωτερικό κανάλι του ενσωματωμένου αισθητήρα θερμοκρασίας (Temperature Sensor). Επίσης στο διάγραμμα παρουσιάζεται και η διασύνδεση του υλικού ADC block, με το λογισμικό IP core που όπως έχουμε προαναφέρει χρησιμοποιείται για τον έλεγχο του υλικού ADC block. Το Altera Modular IP Core με τις παραμέτρους του, θα χρησιμοποιηθεί για τον έλεγχο και την ρύθμιση λειτουργίας του ADC block στην παρούσα εργασία.

Όπως μπορούμε επίσης να παρατηρήσουμε στο διάγραμμα, υπάρχει η τάση αναφοράς  $V_{ref}$ , η οποία χρησιμοποιείται ως αναφορά, για την αναλογική/ψηφιακή μετατροπή ενός επιπέδου τάσης  $V_{in}$ , σύμφωνα με τον παρακάτω μαθηματικό τύπο:

Ψηφιακή Τιμή 
$$=\left(\frac{V_{in}}{V_{ref}}\right) \times 2^{12}$$

Η τάση αναφοράς V<sub>ref</sub> για το συγκεκριμένο αναπτυξιακό τυπωμένο κύκλωμα MAXimator που θα χρησιμοποιηθεί στην παρούσα εργασία, είναι εξωτερική στην τιμή των 2.5V. Σε κάθε κύκλωμα FPGA της οικογένειας MAX 10, υπάρχει ένας ακροδέκτης ο

οποίος μπορεί να δεχθεί αναλογική τάση ως τάση αναφοράς  $V_{ref}$  για τον αναλογικό/ψηφιακό μετατροπέα. Το ADC block διαθέτει επίσης και εσωτερική τάση αναφοράς (Internal  $V_{ref}$ ), η οποία μπορεί να επιλεγεί κατά την παραμετροποίηση του IP core. Στο παρακάτω διάγραμμα (Σχήμα 10), απεικονίζεται η μεταβολή της Ψηφιακής Τιμής σε δεκαεξαδική μορφή, σε συνάρτηση με την αναλογική τάση εισόδου  $V_{in}$ .



Σχήμα 10. Διάγραμμα του δεκαεζαδικού αποτελέσματος της αναλογικής/ψηφιακής μετατροπής σε συνάρτηση με την τάση εισόδου.

Για κάθε ADC block υπάρχει και η δυνατότητα της ενεργοποίησης ενός διαιρέτη τάσης εισόδου (prescaler) ο οποίος βρίσκεται πριν την είσοδο του σήματος στον πολυπλέκτη σημάτων που οδηγεί τον αναλογικό/ψηφιακό μετατροπέα του ADC block. Η δυνατότητα ενεργοποίησης του διαιρέτη τάσης εισόδου είναι διαθέσιμη μόνο σε συγκεκριμένους ακροδέκτες εισόδου του αναλογικού σήματος. Για το συγκεκριμένο κύκλωμα της εφαρμογής ο διαιρέτης τάσης μπορεί να ενεργοποιηθεί για τους ακροδέκτες των αναλογικών καναλιών 8 και 16. Με την ενεργοποίηση αυτή δίνεται η δυνατότητα στον αναλογικό/ψηφιακό μετατροπέα να μετατρέπει τάσεις ως 3.6V. Στο Σχήμα 11 απεικονίζεται ο διαιρέτης τάσης εισόδου του ADC block (Intel, 2017β).



Σχήμα 11. Ενσωματωμένος διαιρέτης τάσης εισόδου

## 5 Ο έλεγχος του αναλογικού/ψηφιακού μετατροπέα.

## 5.1 5.1 Ο προσχεδιασμένος πυρήνας ελέγχου Altera Modular ADC IP Core.

Για την διευκόλυνση του λειτουργικού ελέγχου του ADC block, η Intel (Altera) έχει αναπτύξει λογισμικό σε κώδικα HDL (Altera Modular ADC IP Core) το οποίο έχει την δυνατότητα να παραμετροποιεί το ADC block σε επίπεδο υλικού (ADC hard IP core). Το συγκεκριμένο λογισμικό είναι οργανωμένο σε μια ενιαία οντότητα (modular). Η οντότητα του λογισμικού διαθέτει διεπαφή σύνδεσης με το υλικό του ADC block από την μια πλευρά και από την άλλη πλευρά διαθέτει αντίστοιχη διεπαφή με την υλοποίηση των κυκλωμάτων που θα προκύψουν από το λογισμικό της εφαρμογής (HDL κώδικας χρήστη). Μέσω της διεπαφής με το λογισμικό εφαρμογής μπορεί να παραμετροποιηθεί το ADC block για να επιτελέσει τις διάφορες λειτουργίες που απαιτούνται από τα υλοποιημένα κυκλώματα που θα προκύψουν από το λογισμικό της εφαρμογής. Ο ρόλος του Altera Modular ADC IP core περιγράφεται σχηματικά στο Σχήμα 12.



Σχήμα 12. Η διασύνδεση του λογισμικού εφαρμογής με το ADC Block μέσω του Altera Modular ADC IP core.

## 5.2 Οι μικροπυρήνες ελέγχου του Altera Modular ADC IP Core.

Ο πυρήνας λογισμικού (Altera Modular ADC IP Core) εμπεριέχει τέσσερις μικρότερους πυρήνες λογισμικού (micro cores):

- ADC control core
- Sequencer core
- Sample Storage core
- Threshold Detection core

## 5.2.1 ADC control core.

Ο συγκεκριμένος micro core αποτελεί τον βασικό μικροπυρήνα ελέγχου του ADC block σε επίπεδο υλικού. Λαμβάνει όλες τις εντολές από τα υλοποιημένα κυκλώματα της

εφαρμογής και ελέγχει αναλόγως το υλικό του ADC block. Με τον τρόπο αυτό μέσω του ADC control πραγματοποιείται η επιλογή καναλιού για την ψηφιακή/αναλογική μετατροπή από τις διαθέσιμες αναλογικές εισόδους (analog pins) ή από το κανάλι του ενσωματωμένου αισθητήρα θερμοκρασίας, καθώς και η ενεργοποίηση ή η απενεργοποίηση (power up/power down) του ADC block. Επίσης μέσω του ADC control πραγματοποιείται και η λήψη των αποτελεσμάτων της αναλογικής/ψηφιακής μετατροπής. Για την μεταβίβαση των εντολών ελέγχου (commands) από την εφαρμογή προς το ADC block καθώς και για την μεταβίβαση των αποκρίσεων (responses) από το ADC block προς την εφαρμογή, έχουν αναπτυχθεί ανεξάρτητοι δίαυλοι δεδομένων. Για την εξυπηρέτηση της λειτουργικότητας του ADC control, υπάρχει η γραμμή διαύλου (data bus) που μεταφέρει δεδομένα από τα υλοποιημένα κυκλώματα της εφαρμογής προς το ADC control και ονομάζεται command και η γραμμή δίαυλου (data bus) που μεταφέρει τις δεδομένα των αποκρίσεων του ADC control προς τα υλοποιημένα κυκλώματα της εφαρμογής και ονομάζεται response. Οι δίαυλοι command και response συμβάλουν στην ταχύτατη και αξιόπιστη διασύνδεση του ADC block με εξωτερικές ψηφιακές μονάδες, καθώς έχουν την δυνατότητα να μεταφέρουν τα δεδομένα με παράλληλο τρόπο και σύγχρονα. Η σχηματική απεικόνιση του ADC control παρουσιάζεται στο Σχήμα 13 :



### Σχήμα 13. Σχηματική απεικόνιση του μικροπυρήνα ADC control

Στην συγκεκριμένο διάγραμμα απεικονίζεται η είσοδος του διαύλου δεδομένων command που μεταφέρει τα δεδομένα ελέγχου από τα υλοποιημένα κυκλώματα εφαρμογής προς το ADC control. Το ADC control με την σειρά του θα ρυθμίσει κατάλληλα την λειτουργία του ADC block έτσι ώστε να ανταποκριθεί στις απαιτήσεις των κυκλωμάτων εφαρμογής (επιλογή καναλιού αναλογικής/ψηφιακής μετατροπής, αίτηση άμεσης αναλογικής/ψηφιακής μετατροπής κ.α.). Επίσης στο διάγραμμα διακρίνεται και η έξοδος των δεδομένων απόκρισης **response** από το ADC control προς τα υλοποιημένα

κυκλώματα της εφαρμογής. Υπάρχουν επίσης και τα σήματα χρονισμού, καθώς όπως προαναφέρθηκε η μετάδοση των δεδομένων είναι σύγχρονη και ο ρυθμός δειγματοληψίας του ADC block βασίζεται επίσης σε σήματα που προέρχονται από την έξοδο κυκλωμάτων PLL (Phase Locked Loop). Με τον τρόπο αυτό η αίτηση για αναλογική σε ψηφιακή μετατροπή ενός συγκεκριμένου αναλογικού καναλιού, η δειγματοληψία του καναλιού και η αποστολή (απόκριση) του αποτελέσματος της αναλογικής/ψηφιακής μετατροπής είναι συγχρονισμένες με βάση το παρακάτω χρονικό διάγραμμα (Σχήμα 14).



### Σχήμα 14. Διάγραμμα χρονισμού αναλογικών/ψηφιακών μετατροπών του ADC Block.

Στο διάγραμμα παρουσιάζεται η επικοινωνία των υλοποιημένων κυκλωμάτων εφαρμογής τον πυρήνα ADC control. Στα 5 bits του διαύλου command\_channel uε (command\_channel[4:0]), η εφαρμογή μεταβιβάζει τον κωδικό του αναλογικού καναλιού οποίο θα Η στο πραγματοποιηθεί ψηφιακή μετατροπή. γραμμή η command\_startofpacket ενημερώνει το ADC control για την έναρξη μεταβίβασης δεδομένων στον δίαυλο command. Με την γραμμή command\_ready το ADC control ενημερώνει την εφαρμογή για την παραλαβή των έγκυρων δεδομένων προς επεξεργασία από τον δίαυλο command. Ο χρόνος για να πραγματοποιηθεί η ενημέρωση για την παραλαβή των έγκυρων δεδομένων από την στιγμή έναρξης της μετάδοσής τους, είναι t<sub>1</sub>. Από την χρονική στιγμή που το ADC control αναγνωρίσει το κανάλι στο οποίο θα πραγματοποιηθεί η αναλογική/ψηφιακή μετατροπή, ενημερώνει το ADC block να

ξεκινήσει την δειγματοληψία και την μετατροπή. Μόλις ολοκληρωθεί η διαδικασία της αναλογικής/ψηφιακής μετατροπής το ADC control μεταφέρει τον κωδικό του αναλογικού καναλιού στο οποίο πραγματοποιήθηκε η μετατροπή, στα 5 bits του διαύλου **response\_channel** (response\_channel[4:0]) και ταυτόχρονα μεταφέρει το αποτέλεσμα της αναλογικής/ψηφιακής μετατροπής (12 bits) του συγκεκριμένου καναλιού, στον δίαυλο **response\_data** (response\_data[11:0]). Ο χρόνος που απαιτείται για να πραγματοποιηθεί η αναλογική/ψηφιακή μετατροπή από την χρονική στιγμή της μεταβίβασης του κωδικού καναλιού στον δίαυλο command\_channel είναι  $t_2$ . Η χρονική διάρκεια μεταξύ δύο διαδοχικών αποκρίσεων αναλογικής/ψηφιακής μετατροπής υπολογικής μετατροπής 1 είναι  $t_3$ . Οι χρονικές παράμετροι  $t_1$ ,  $t_2$ ,  $t_3$  του διαγράμματος υπολογίζονται με βάση τον παρακάτω πίνακα (Πίνακας 1).

Παράμετρος	Χρονικός Υπολογισμός			
t <sub>1</sub>	$3 \times ADC$ soft IP clock + $\frac{2}{Sampling rate}$			
t <sub>2</sub>	$3 \times ADC$ soft IP clock + $\frac{2}{Sampling rate}$ + $\frac{1}{Sampling rate}$			
t <sub>3</sub>	1 Sampling rate			

Πίνακας 1:	Υπολ	ογισμός τ	ων χρονικών	περιόδων	t1,	t2	και	t3
------------	------	-----------	-------------	----------	-----	----	-----	----

Το ADC control αποτελεί τον σημαντικότερο μικροπυρήνα του Modular ADC IP core.

### 5.2.2 Sequencer core.

Το ADC block διαθέτει και λειτουργία διαδοχικής σάρωσης των αναλογικών καναλιών προς ψηφιακή μετατροπή με βάση ένα συγκεκριμένο πρόγραμμα αλληλουχίας. Το πρόγραμμα διαδοχικής μετατροπής ονομάζεται Sequencer και η παραμετροποίησή του πραγματοποιείται μέσα από τον Sequencer micro core του Modular ADC IP core. Το Sequencer διαθέτει 64 θέσεις (slots) στις οποίες μπορεί να δηλωθεί η σειρά των αναλογικών καναλιών με την οποία διαδοχικά θα πραγματοποιείται η αναλογική/ψηφιακή μετατροπή. Σε κάθε θέση του sequencer μπορεί να δηλωθεί ένα μόνο κανάλι αλλά το κάθε κανάλι μπορεί να δηλωθεί σε περισσότερες από μία θέσεις μέσα στην διαδοχική

αλληλουχία. Ο ρυθμός δειγματοληψίας του ADC block μοιράζεται στις 64 θέσεις των αναλογικών καναλιών προς ψηφιακή μετατροπή. Θέση ανάμεσα στα διαδοχικά κανάλια μπορεί να καταλάβει και το εσωτερικό κανάλι του αισθητήρα θερμοκρασίας που διαθέτει το ADC block. Όταν το ADC block έχει διαμορφωθεί με ενεργοποιημένη την λειτουργία του Sequencer, τότε το ADC block πραγματοποιεί αναλογική/ψηφιακή μετατροπή στα αναλογικά κανάλια που υπάρχουν στις 64 θέσεις του Sequencer διαδοχικά ξεκινώντας από το κανάλι που βρίσκεται στην πρώτη θέση και τελειώνοντας με το κανάλι της θέσης 64. Η σάρωση των καναλιών μπορεί να είναι συνεχής, δηλαδή έπειτα από την ολοκλήρωση των αναλογικών/ψηφιακών μετατροπών των καναλιών που βρίσκονται στις 64 θέσεις του Sequencer, ξεκινά αυτόματα ο επόμενος κύκλος σάρωσης των 64 θέσεων προς αναλογική ψηφιακή μετατροπή. Επίσης η σάρωση μπορεί να είναι και μεμονωμένη, έπειτα από την ολοκλήρωση του κύκλου σάρωσης των 64 θέσεων του Sequencer προς αναλογική/ψηφιακή μετατροπή το ADC block σταματά και περιμένει νέα εντολή σάρωσης των 64 θέσεων από την εφαρμογή. Το σχηματικό διάγραμμα του Sequencer απεικονίζεται στο Σχήμα 15.



Σχήμα 15. Σχηματική απεικόνιση του ADC sequencer microcore.

Η διαμόρφωση της διάταξης των καναλιών στις 64 θέσεις του Sequencer, πραγματοποιείται κατά την διαδικασία της σχεδίασης της εφαρμογής και δεν μπορεί να αλλάξει κατά την εκτέλεση της εφαρμογής (in run-time). Ο Sequencer αποτελεί ένα χρήσιμο εργαλείο για τις εφαρμογές κατά τις οποίες είναι απαραίτητη η συνεχής παρακολούθηση (monitoring) συγκεκριμένων αναλογικών καναλιών με συγκεκριμένη περιοδικότητα.

### 5.2.3 Sample Storage core.

Ο μικροπυρήνας Sample Storage δημιουργεί και διαχειρίζεται σε επίπεδο υλικού, μια ενσωματωμένη μνήμη RAM (on-chip RAM), στην οποία εγγράφονται οι αναλογικές/ψηφιακές μετατροπές που προκύπτουν κατά την σάρωση των αναλογικών καναλιών, που βρίσκονται στις 64 θέσεις του Sequencer.



#### Σχήμα 16. Σχηματική απεικόνιση του ADC sample storage core

Όπως απεικονίζεται και στο Σχήμα 16, το Sample Storage διαθέτει μνήμη RAM για την αποθήκευση των 64 αναλογικών/ψηφιακών μετατροπών που προκύπτουν από την σάρωση των αντίστοιχων θέσεων του Sequencer. Το Sample Storage διαθέτει σύστημα δημιουργίας και διαγείρισης διακοπών (interrupts) σε επίπεδο υλικού, για να ενημερώνει την εφαρμογή για την αποθήκευση νέων τιμών στις θέσεις μνήμης της RAM. Η επικοινωνία του Sample Storage με τις υπόλοιπες ψηφιακές οντότητες πραγματοποιείται μέσω του διαύλου response που διαθέτει. Ο δίαυλος response είναι μια υλοποίηση (Avalon-MM) του διαύλου μεταφοράς δεδομένων Avalon που έχει αναπτύξει η Intel για τα κυκλώματα FPGA. Ο δίαυλος μεταφοράς δεδομένων Avalon είναι ένας πολύ ευέλικτος πυρήνας λογισμικού (IP core) ο οποίος μπορεί να παραμετροποιηθεί κατάλληλα κατά την σχεδίαση της εφαρμογής έτσι ώστε να διαμορφώσει κυκλωματικά την φυσική διασύνδεση των διάφορων ψηφιακών μονάδων μέσα σε ένα κύκλωμα FPGA. Ο δίαυλος Avalon συμβάλει στην ταχύτατη και αξιόπιστη διασύνδεση των ψηφιακών οντοτήτων που μπορούν να δημιουργηθούν μέσα σε ένα κύκλωμα FPGA, καθώς έχει την δυνατότητα να μεταφέρει τα δεδομένα με παράλληλο τρόπο και σύγχρονα. Υπάρχουν διάφορες διαμορφώσεις του διαύλου Avalon, οι οποίες μπορούν να καλύψουν μεγάλο εύρος

εφαρμογών μεταφοράς δεδομένων. Η συγκεκριμένη υλοποίηση του διαύλου Avalon, για την εξυπηρέτηση της λειτουργικότητας του Sample Storage, είναι η Avalon Memory Mapped Interface (Avalon-MM), η οποία έχει αναπτυχθεί για να εξυπηρετεί εφαρμογές που απαιτούν διευθυνσιοδότηση μνήμης.

### 5.2.4 Threshold Detection core.

Ο συγκεκριμένος μικροπυρήνας επιτηρεί την τιμή ενός αναλογικού καναλιού και ενημερώνει την εφαρμογή όταν η συγκεκριμένη τιμή βρίσκεται εκτός των προδιαγεγραμμένων ορίων. Τα όρια (μέγιστο και ελάχιστο) προδιαγράφονται κατά την διαδικασία σχεδίασης του μικροπυρήνα και δεν υπάρχει η δυνατότητα αλλαγής τους κατά την εκτέλεση της εφαρμογής (run-time). Η ενημέρωση της εφαρμογής για την παραβίαση των προδιαγεγραμμένων ορίων πραγματοποιείται μέσω του δίαυλου threshold (Avalon-ST) όπως απεικονίζει το Σχήμα 17 (Intel, 2017β).



Σχήμα 17. Σχηματική απεικόνιση του ADC threshold detection core

## 6 Οι διαμορφώσεις του Altera Modular ADC IP core.

Ο πυρήνας Altera Modular ADC IP έχει την δυνατότητα να σχηματίζει διαφορετικές διαμορφώσεις για τον έλεγχο του ADC block, με κατάλληλο συνδυασμό των τεσσάρων μικροπυρήνων που τον αποτελούν. Υπάρχουν τέσσερεις διαφορετικές διαμορφώσεις του Altera Modular ADC IP core για έλεγχο του ADC block, κάθε μία από τις οποίες ανταποκρίνεται σε συγκεκριμένες απαιτήσεις των διάφορων εφαρμογών:

## 6.1 Διαδοχική μετατροπή αναλογικών καναλιών με εγγραφή του αποτελέσματος σε ενσωματωμένη μνήμη RAM (Standard Sequencer with Avalon-MM Sample Storage).

Στη διαμόρφωση αυτή συμμετέχουν το Sequencer micro core, το Sample Storage micro core και το ADC control micro core σύμφωνα με το Σχήμα 18.





6.2 Διαδοχική μετατροπή αναλογικών καναλιών με εγγραφή του αποτελέσματος σε ενσωματωμένη μνήμη RAM και ανίχνευση παραβίασης ορίων (Standard Sequencer with Avalon-MM Sample Storage and Threshold Violation Detection).

Στη διαμόρφωση αυτή συμμετέχουν όλοι οι μικροπυρήνες του Altera ADC IP core. To Sequencer micro core, το Sample Storage micro core, το Threshold Detection micro core και το ADC control micro core σύμφωνα με το Σχήμα 19.





Στη συγκεκριμένη διαμόρφωση λειτουργεί η διαδοχική μετατροπή των προεπιλεγμένων αναλογικών καναλιών (Sequencer), με ταυτόχρονη εγγραφή των αποτελεσμάτων στην ενσωματωμένη μνήμη RAM (Sample Storage) και ανίχνευση παραβίασης προκαθορισμένων ορίων (Threshold Violation Detection). Η επικοινωνία των ψηφιακών οντοτήτων πραγματοποιείται με την υλοποίηση του δίαυλου Avalon-MM.

## 6.3 Διαδοχική μετατροπή αναλογικών καναλιών με εγγραφή του αποτελέσματος σε εξωτερική μνήμη RAM (Standard Sequencer with external Sample Storage).

Στη διαμόρφωση αυτή συμμετέχει το Sequencer micro core και το ADC control micro core σύμφωνα με το Σχήμα 20.



Σχήμα 20. Σχηματική απεικόνιση της διαμόρφωσης διαδοχικής μετατροπής αναλογικών καναλιών με εγγραφή του αποτελέσματος σε εξωτερική μνήμη RAM

Στη συγκεκριμένη διαμόρφωση, λειτουργεί η διαδοχική μετατροπή των προεπιλεγμένων αναλογικών καναλιών (Sequencer) αλλά η υλοποίηση της αποθήκευσης των αποτελεσμάτων καθώς και η ανάπτυξη της ψηφιακής επικοινωνίας πραγματοποιούνται από την εφαρμογή.

### 6.4 Χρήση μόνο του μικροπυρήνα ADC control core.

Η διαμόρφωση αυτή αποτελεί την πιο απλή διαμόρφωση του Altera Modular ADC IP core καθώς χρησιμοποιεί μόνο το ADC control σύμφωνα με το παρακάτω σχήμα (Σχήμα 21).



### Σχήμα 21. Σχηματική απεικόνιση της διαμόρφωσης με χρήση μόνο το ADC control microcore.

Η συγκεκριμένη διαμόρφωση παρέχει στην εφαρμογή την ευελιξία να χρησιμοποιήσει τα σήματα εισόδου/εξόδου του ADC control, σύμφωνα με τις εκάστοτε απαιτήσεις υλοποίησης. Με τον τρόπο αυτό μπορεί η εφαρμογή να αλλάξει τις παραμέτρους ελέγχου (επιλογή καναλιού, έναρξη αναλογικής/ψηφιακής μετατροπής) του ADC block κατά την διάρκεια της εκτέλεσης (run-time). Επίσης αυτή η διαμόρφωση προσφέρει στην εφαρμογή την ευελιξία να διαχειρίζεται και να επεξεργάζεται τα αποτελέσματα της αναλογικής/ψηφιακής μετατροπής σύμφωνα με τις εκάστοτε απαιτήσεις υλοποίησης. Η μεγάλη ευελιξία που παρέχει η συγκεκριμένη διαμόρφωση στον έλεγχο του ADC block, την καθιστά ιδανική για τις εφαρμογές που θα αναπτυχθούν στη συγκεκριμένη εργασία (Intel, 2017β).
# Δημιουργία απλής εφαρμογής με τη χρήση του Altera Modular ADC IP Core στο περιβάλλον ανάπτυξης εφαρμογών Quartus Prime.

# 7.1 Δημιουργία νέου Project.

Όπως προαναφέρθηκε η ανάπτυξη εφαρμογών για τα κυκλώματα FPGA της εταιρείας Intel (Altera), πραγματοποιείται μέσα από το περιβάλλον ανάπτυξης εφαρμογών Quartus Prime. Το Quarus Prime έχει σχεδιαστεί ειδικά για να παρέχει τα απαραίτητα εργαλεία λογισμικού, έτσι ώστε η ανάπτυξη εφαρμογών FPGA να πραγματοποιείται γρήγορα, εύκολα και αξιόπιστα. Στην παρούσα ενότητα θα περιγραφεί βήμα προς βήμα η ανάπτυξη μιας απλής εφαρμογής η οποία θα χρησιμοποιεί το ADC block που διαθέτει το κύκλωμα FPGA 10M08DAF256C8GES.



Εικόνα 5: Λογότυπο έναρξης της εφαρμογής Intel Quartus Prime Development Suite 17.0

Με την εκτέλεση της εφαρμογής εμφανίζεται η αρχική διεπαφή του περιβάλλοντος ανάπτυξης Quartus Prime (Εικόνα 6).

Quartus Prime Lite Edition File Edit View Project Assignments Proces	sing Tools Window Help				−
ि 🗖 🖶 🔶 🗇 💼 🔈 ୯	- 266		L 🌺 🚘 🔍		
Project Navigator A Hierarchy	h Home				IP Catalog
Compilation Hierarchy					Device Family Cyclone V (E/GX/GT/SX/SE/ST) *
		+ New Project Wizard	🗭 Open Project		X =
		• • • • •	•1 · · · · ·		✓ 🚔 Installed IP
				-	<ul> <li>Project Directory</li> </ul>
			S (*	<u> </u>	No Selection Available
	Compare Editions Bu	y Software Documentation Training	Support What's New	Notifications	Basic Functions
					> DSP
					> Interface Protocols
					> Memory Interfaces and Controllers
					Processors and Peripherals
					Search for Partner IP
					Scaler for Faraler #
Tasks Compilation ▼ ≡ 🖪 🕫 ×					
Task					
✓ ▶ Compile Design					
> 🕨 Analysis & Synthesis					
> Fitter (Place & Route)					
Assembler (Generate programming					
TimeQuest Timing Analysis					
> EDA Netlist Writer					
Edit Settings					
Program Device (Open Programmer)	Close page after project load			(intel)	
< >	Don't show this screen again			Ŭ	+ Add
x 7 All O A A 7 < <filter>&gt;</filter>	💏 Find	Find Next			
= Tvbe ID Messade					
ses					
<					>
System Processing					
					0% 00:00:00

### Εικόνα 6: Η αρχική διεπαφή της εφαρμογής : Quartus Prime

Για την δημιουργία νέου project επιλέγουμε από το μενού του αναπτυξιακού περιβάλλοντος:

## File $\rightarrow$ New Project Wizard

Με την επιλογή αυτή ξεκινά μια αλληλουχία διεπαφών (wizard), μέσω της οποίας πραγματοποιείται η εύκολη δημιουργία και παραμετροποίηση του νέου project. Στα πεδία της πρώτης διεπαφής που εμφανίζεται, εισάγονται ο φάκελος στον οποίο θα δημιουργηθεί η νέα εφαρμογή (project), καθώς επίσης και τα ονόματα της εφαρμογής και της οντότητας του υψηλότερου επιπέδου (top-level entity) για την συγκεκριμένη εφαρμογή. Κάθε project αποτελείται από μία ή περισσότερες οντότητες κώδικα περιγραφής κυκλωμάτων HDL οι οποίες αλληλοεπιδρούν ιεραρχικά. Κάθε οντότητα μπορεί να εμπεριέχει άλλες οντότητες οι οποίες χαρακτηρίζονται ως οντότητες χαμηλότερου επιπέδου και παράλληλα η ίδια οντότητα μπορεί να εμπεριέχεται σε μια άλλη οντότητα η οποία χαρακτηρίζεται ως οντότητα υψηλότερου επιπέδου. Η πρώτη ιεραρχικά οντότητα κώδικα, που εμπεριέχει ολόκληρη την δομή των υπόλοιπων οντοτήτων που συμμετέχουν σε κάποιο project, ονομάζεται οντότητα υψηλού επιπέδου (top-level entity) και είναι μοναδική για κάθε project. Επιλέγουμε τα επιθυμητά ονόματα των πεδίων ως ακολούθως:

🕥 New Project Wizard	$\times$
Directory, Name, Top-Level Entity	
What is the working directory for this project?	
C:/FPGA Projects	
What is the name of this project?	
SimpleADCTest	
What is the name of the top-level design entity for this project? This name is case sensitive and must exact match the entity name in the design file.	tly
ADC_simple	
Use Existing Project Settings	
< Back Next > Finish Cancel He	lp

Η επόμενη διεπαφή μας δίνει την επιλογή να επιλέξουμε ένα πρότυπο έργου (project template), στο οποίο θα αναπτυχθεί η νέα μας εφαρμογή. Η δική μας εφαρμογή δε θα βασίζεται σε κάποιο προσχεδιασμένο εκμαγείο οπότε επιλέγουμε **Empty Project** και επιλέγουμε **Next**.

New Project Wizard	×
Project Type	
Select the type of project to create.	
Empty project	
Create new project by specifying project files and libraries, target device family and device, and EDA to settings.	ol
○ Project template	
Create a project from an existing design template. You can choose from design templates installed wit the Quartus Prime software, or download design templates from the <u>Design Store</u> .	h
< Back Next > Finish Cancel He	lp

Στο επόμενο βήμα μπορούμε να προσθέσουμε στο νέο project αρχεία που περιέχουν οντότητες κώδικα HDL που είναι προσχεδιασμένες, με σκοπό να τις χρησιμοποιήσουμε στη νέα σχεδίαση. Στην δική μας εφαρμογή δεν θα προστεθεί κανένα αρχείο σε αυτό το στάδιο.

S New Project Wizard

ote: you can always add design files to the project later.		
ile name:		<u>A</u> dd
<b>N</b>	×	Add A <u>l</u> l
File Name Type Library Design Entry/Synthesis Tool HDL Version		<u>R</u> emove
		<u>U</u> p
		<u>D</u> own
		<u>P</u> roperties
pecify the path names of any non-default libraries. User Libraries		

Επιλέγουμε **Next** και εμφανίζεται η επόμενη διεπαφή, στην οποία πρέπει να επιλέξουμε τον τύπο του κυκλώματος FPGA που έχουμε ως στόχο (target device), για να υλοποιήσουμε την εφαρμογή.

 $\times$ 

Select the family and	device you want to t	arget for o	ompilation				
ou can install additi	onal device support	with the Ins	stall Devices comr	mand on the	Tools me	enu.	
o determine the ver	sion of the Quartus F	rime softw	vare in which you	r target devic	e is supp	orted, refe	r to the <u>Device Support List</u> webpage.
Device family				Show in 'A	vailable	devices' lis	t
Eamily: MAX 10 (DA/DF/DC/SA/SC)				Package: FBGA			•
Device: MAX 10 DA				Pin <u>c</u> ount:	Pin count: 256		•
Target device				Core sp <u>e</u> e	d grade:	8	
				Name filte	Name filter:		
Specific device s	elected in 'Available	devices' lis	at .				
Other: n/a	ciected in Available	devices in	n	⊠ S <u>n</u> ow a	advanced	devices	
<u>o</u> ulei. Iiju							
A <u>v</u> ailable devices:							
Name	Core Voltage	LEs	Total I/Os	GPIOs	Mer	nory Bits	Embedded multiplier 9-bit ele
	1.2V	4032	178	178	19353	6	40
10M04DAF256C8G	1 21/	8064	178	178	38707	2	48
10M04DAF256C8G 10M08DAF256C8G	1.2 V		170	179	38707	2	48
10M04DAF256C8G 10M08DAF256C8G 10M08DAF256C8GE	S 1.2V	8064	178	170			
10M04DAF256C8G 10M08DAF256C8G 10M08DAF256C8GE 10M16DAF256C8G	1.2V S 1.2V 1.2V	8064 15840	178 178	178	56217	6	90
10M04DAF256C8G 10M08DAF256C8G 10M08DAF256C8GE 10M16DAF256C8G 10M25DAF256C8G	1.2V S 1.2V 1.2V 1.2V	8064 15840 24960	178 178 178	178 178 178	56217 69120	6 0	90 110
10M04DAF256C8G 10M08DAF256C8G 10M08DAF256C8GE 10M16DAF256C8G 10M25DAF256C8G 10M40DAF256C8G <	1.2V 1.2V 1.2V 1.2V 1.2V	8064 15840 24960 40368	178 178 178 178	178 178 178 178	56217 69120 12902	6 0 40	90 110 250
10M04DAF256C8G 10M08DAF256C8G 10M08DAF256C8GE 10M16DAF256C8G 10M25DAF256C8G <	1.2V S 1.2V 1.2V 1.2V 1.2V	8064 15840 24960 40368	178 178 178 178	178 178 178 178	562170 69120 12902	6 0 40	90 110 250

Επιλέγουμε τον τύπο του κυκλώματος FPGA για το οποίο έχει αναπτυχθεί η εφαρμογή. Για την συγκεκριμένη εφαρμογή ο τύπος του κυκλώματος FPGA που επιλέγουμε είναι ο 10M08DAF256C8GES. Επιλέγουμε **Next** και εμφανίζεται η διεπαφή επιλογής των εργαλείων προσομοίωσης.

	Tool Name	Format(s)	Pun Tool Automatically
Design Entry/S	<none></none>	<none></none>	Run this tool automatically to synthesize the current design
Simulation	<none></none>	<none></none>	Run gate-level simulation automatically after compilation
Board-Level	Timing	<none></none>	•
	Symbol	<none></none>	•
	Signal Integrity	<none></none>	•
	Boundary Scan	<none></none>	*

Προχωρούμε με **Next** και εμφανίζεται μια σύνοψη των επιλογών που πραγματοποιήθηκαν σε όλα τα προηγούμενα βήματα παραμετροποίησης του project.

🕥 New Project Wizard			$\times$
Summary			
When you click Finish, the project w	ill be created wit	h the following settings:	
Project directory:		C:/FPGA Projects	
Project name:		SimpleADCTest	
Top-level design entity:		ADC_simple	
Number of files added:		0	
Number of user libraries added:		0	
Device assignments:			
Design template:		n/a	
Family name:		MAX 10 (DA/DF/DC/SA/SC)	
Device:		10M08DAF256C8GES	
Board:		n/a	
EDA tools:			
Design entry/synthesis:		<none> (<none>)</none></none>	
Simulation:		<none> (<none>)</none></none>	
Timing analysis:		0	
Operating conditions:			
Core voltage:		1.2V	
Junction temperature range:		0-85 °C	
[	< <u>B</u> ack	<u>N</u> ext > <u>F</u> inish Cancel	<u>H</u> elp

Επιλέγουμε Finish και οι ρυθμίσεις αρχικοποίησης του projects έχουν ολοκληρωθεί.

# 7.2 Δημιουργία ανώτερης οντότητας (Top Entity).

Παρά το γεγονός ότι η αρχικοποίηση του νέου project έχει ολοκληρωθεί, το project παραμένει κενό, χωρίς καμία οντότητα (entity) αναπτυγμένη. Σε αυτό το σημείο μπορεί να δημιουργηθεί η ανώτερη ιεραρχικά οντότητα (top entity) στην οποία θα αναπτυχθεί η εφαρμογή. Για τον σκοπό αυτό, επιλέγουμε:

#### $File \rightarrow New$

Στο μενού που εμφανίζεται επιλέγουμε Block Diagram/Schematic File.



Το αρχείο αυτού του είδους αποτελεί ένα γραφικό περιβάλλον στο οποίο μπορούμε να δημιουργήσουμε εύκολα και γρήγορα τις διάφορες οντότητες που θα υλοποιήσουν την εφαρμογή με σχηματικά διαγράμματα. Έπειτα επιλέγουμε:

## File → Save As...

για να αποθηκεύσουμε την δημιουργία της ανώτερης οντότητας του project. Αυτόματα το αναπτυξιακό περιβάλλον προτείνει το όνομα της οντότητας να είναι ίδιο με αυτό που καταχωρίσαμε κατά την δημιουργία του project, δηλαδή το **ADC\_simple**. Με τον τρόπο αυτό αποθηκεύεται ως αρχείο, η ανώτερη οντότητα, μέσα στην οποία θα αναπτυχθούν οι επιμέρους οντότητες της εφαρμογής. Το πλήρες όνομα του αρχείου είναι **ADC\_simple.bdf**. Θα μπορούσαμε να επιλέξουμε διαφορετικό τύπο αρχείου ως αρχική οντότητα, όπως το αρχείο VHDL, στο οποίο οι επιμέρους οντότητες θα έπρεπε να προστεθούν περιγραφικά με κώδικα VHDL, χωρίς την βοήθεια γραφικού περιβάλλοντος.

	line i i				Search alteration	-
	ADC_simple *		<b>&gt;</b>		in dayly -	
Project Navigator A Hierarchy 🔹 🔍 💆 🖉 🗴		ADC_simple.bdf			IP Catalog	¥ =
AnX 10:1000AF36C0C5					Sentaled IP     Project Directory     No Selection Available     Ubrary     Basic Functions     OpP     Interface Protocols     Memory Interfaces and Controller     Processors and Peripherals     University Program     Search for Partner IP	
Tasks     Compilation     Image: Task       Y     Compile Design       >>     Analysis & Synthesis       >>     Finter (Place & Route)       >>     >>       >>     Assembler (Generate programming)       >>     There/Place & Route)       >>     >>       >>     Description       >>     Description       >>     Edit Settings       >>     Porgam Device (Open Programmer)						
< >	<			>	+ Add	
All O A A      Vocessing     System Processing		🏶 Find 🕷 Find Next			35.67 0% (	>

Μέσα στην ανώτερη οντότητα (top entity) που δημιουργήθηκε θα αναπτύξουμε όλες τις απαραίτητες επιμέρους οντότητες για την υλοποίηση της εφαρμογής. Σε αυτό το σημείο είναι απαραίτητο να σχεδιασθεί και να αναλυθεί το σύνολο της λειτουργικότητας της εφαρμογής.

# 7.3 Σχεδίαση της εφαρμογής

Δεδομένου ότι σκοπός της εφαρμογής είναι να χρησιμοποιηθεί το ADC block του κυκλώματος FPGA, θα είναι απαραίτητη η χρήση του πυρήνα Altera Modular ADC IP core, στην πιο ευέλικτη διαμόρφωση, με χρήση μόνο του μικροπυρήνα ADC control. Μέσα από την παραμετροποίηση του ADC control, θα μπορεί να επιλεγεί το κανάλι προς αναλογική/ψηφιακή μετατροπή. Το αποτέλεσμα αυτής της μετατροπής θα είναι διαθέσιμο στην έξοδο του **response\_data[0:11]** διαύλου. Για την απεικόνιση του αποτελέσματος θα χρησιμοποιηθεί το υλικό του αποσπώμενου κυκλώματος διεπαφών MAXimator expander, και συγκεκριμένα η οθόνη LED απεικόνισης δεκαδικών ψηφίων.



Εικόνα 7: Τυπωμένο κύκλωμα διεπαφών MAXimator expander με την οθόνη LED τεσσάρων δεκαδικών ψηφίων.

Το αποτέλεσμα της αναλογικής/ψηφιακής μετατροπής, πρέπει πρώτα να μετατραπεί από δυαδική σε BCD μορφή, προκειμένου να απεικονισθεί στην οθόνη LED δεκαδικών ψηφίων. Επομένως θα πρέπει να σχεδιασθεί ένα κύκλωμα μετατροπής του δυαδικού αποτελέσματος της αναλογικής/ψηφιακής μετατροπής, σε δεκαδικό αριθμό. Το συνολικό διάγραμμα της κυκλωματικής υλοποίησης της εφαρμογής που μόλις σχεδιάσαμε, απεικονίζεται παρακάτω.



#### Σχήμα 22. Διαγραμματική απεικόνιση της εφαρμογής αναλογικής/ψηφιακής μετατροπής.

Το πιο σημαντικό στοιχείο του διαγράμματος, είναι προφανώς η αναλογική/ψηφιακή μετατροπή. Η οντότητα αυτή θα χρησιμοποιηθεί μέσα από τον έτοιμο κατάλογο των IPs (Intellectual Properties) που μας παρέχει το περιβάλλον σχεδίασης Quartus. Οι οντότητες που θα χρησιμοποιηθούν για την μετατροπή του δυαδικού αποτελέσματος της αναλογικής/ψηφιακής μετατροπής σε δεκαδικό αριθμό και της δεκαδικής απεικόνισης του αποτελέσματος, θα πρέπει να δημιουργηθούν από την αρχή. Οι δυο αυτές οντότητες θα δημιουργηθούν με την βοήθεια του κώδικα περιγραφής κυκλωμάτων VHDL.

#### 7.4 Δημιουργία και παραμετροποίηση του Altera Modular ADC core

Για την δημιουργία της πιο σημαντικής οντότητας της εφαρμογής, που όπως προαναφέρθηκε είναι η IP (Intellectual Property) της αναλογικής ψηφιακής μετατροπής Altera Modular ADC core, στο περιβάλλον Quartus υπάρχει η ειδική εφαρμογή IP **Parameter Editor** η οποία διαχειρίζεται την δημιουργία και την παραμετροποίηση όλων των προσχεδιασμένων IP που παρέχει η Intel, για τον κάθε τύπο κυκλώματος FPGA που διαθέτει.

Για να εισάγουμε στο project μία από τις διαθέσιμες IP που υπάρχουν για την συσκευή στόχο, δεν έχουμε παρά να περιηγηθούμε στις επιλογές του παραθύρου IP catalog που βρίσκεται στην δεξιά πλευρά του περιβάλλοντος εργασίας ή στο μενού Tools  $\rightarrow$  IP Catalog. Μέσα στον IP catalog επιλέγουμε:

# Installed IP $\rightarrow$ Library $\rightarrow$ Processor and Peripherals $\rightarrow$ Peripherals $\rightarrow$ Altera Modular ADC core



Αμέσως ανοίγει η εφαρμογή IP Parameter Editor η οποία θα μας βοηθήσει να παραμετροποιήσουμε την IP που επιλέξαμε.



Εικόνα 8: Το λογότυπο έναρξης της εφαρμογής Qsys.

Στην διεπαφή που εμφανίζεται επιλέγουμε το όνομα που θέλουμε να δώσουμε στην νέα οντότητα τύπου Altera Modular ADC core, καθώς επίσης και την τοποθεσία που θα αποθηκευτεί. Επιλέγουμε το όνομα MyADC για την νέα οντότητα και τον κατάλογο FPGA Projects στον οποίο έχουμε αποθηκεύσει όλα τα αρχεία του συγκεκριμένου project. Το αρχείο της οντότητας που θα δημιουργηθεί, έχει το όνομα MyADC.qsys και μπορεί να επαναχρησιμοποιηθεί και σε μελλοντικά projects.

👃 New IP Va	riation	×
Your IP settings	will be saved in a .qsys file.	
Create IP Var	iation	
Entity name:	MyADC	
Save in folder:	C:\FPGA Projects	
Target Device		
Family:	MAX 10	$\sim$
Device:	10M08DAF256C8GES	$\sim$
🕕 Info: Your I	P will be saved in C:\FPGA Projects/ <b>MyADC.qsys.</b>	
		ОК

Επιλέγουμε ΟΚ και αμέσως εμφανίζεται η διεπαφή παραμετροποίησης της οντότητας που πρόκειται να δημιουργηθεί.

Στο πεδίο **Core Variant** επιλέγουμε **ADC control core only**. Με τον τρόπο αυτό επιλέγουμε την πιο απλή διαμόρφωση που διαθέτει η συγκεκριμένη IP για την λειτουργία του ADC block της συσκευής στόχου.

Στο πεδίο ADC Sample Rate επιλέγουμε την μέγιστη δειγματοληψία του 1Mhz.

Στο πεδίο **ADC Input Clock** ορίζουμε την συχνότητα λειτουργίας που θα έχει ως είσοδο το ADC block και επιλέγουμε10Mhz.

Στο πεδίο **Reference Voltage Source** επιλέγουμε την **Internal** για να ενεργοποιηθεί αυτόματα η εσωτερική τάση αναφοράς των 2.5V για το ADC block.

S Parameters	
System: MyADC Path: modular_adc_0	
Altera Modular ADC core altera_modular_adc	
General	
<ul> <li>Core Configuration</li> </ul>	
Core Variant:	ADC control core only
Debug Path:	Disabled $\vee$
* Clocks	
ADC Sample Rate:	1 Mhz 🗸
ADC Input Clock:	10 Mhz $\vee$
* Reference Voltage	
Reference Voltage Source:	Internal 🗸
Internal Reference Voltage:	2.5 V
* Logic Simulation	
Enable user created expected output file:	Enabled \vee
Channels	
CH0 CH1 CH2 CH3 CH4 CH5 CH6 C	CH7 CH8 CH9 CH10 CH11 CH12 CH13 CH14 CH15 CH16 TSD
Channel 0	
Use Channel 0 (Dedicated analog inj	but pin - ANAIN)

Στο σημείο αυτό έχει ολοκληρωθεί η παραμετροποίηση της οντότητας MyADC που θα ελέγχει το ADC block. Επιλέγουμε Generate HDL για να ξεκινήσει η διαδικασία δημιουργίας του κώδικα περιγραφής κυκλώματος από τον IP Parameter Editor.

<sup>•</sup> Synthesis		
Synthesis files are used to comp	ile the system in a Quartus Prime project.	
Create HDL design files for synth	esis: VHDL V	
Create timing and resource	estimates for third-party EDA synthesis tools.	
Create block symbol file (.bs	sf)	
Simulation		_
Simulation scripts for this compo	onent will be generated in a vendor-specific sub-directory in the specified output directory.	
Follow the guidance in the generic ip-setup-simulation and ip-maker Create simulation model:	rated simulation scripts about how to structure your design's simulation scripts and how to use the - <i>simscript</i> command-line utilities to compile all of the files needed for simulating all of the IP in your None	de
Follow the guidance in the gene ip-setup-simulation and ip-make Create simulation model: Output Directory	rated simulation scripts about how to structure your design's simulation scripts and how to use the - <i>simscript</i> command-line utilities to compile all of the files needed for simulating all of the IP in your None	- de
Follow the guidance in the gene ip-setup-simulation and ip-make Create simulation model: Output Directory Path:	rated simulation scripts about how to structure your design's simulation scripts and how to use the -smscript command-line utilities to compile all of the files needed for simulating all of the IP in your None C:/FPGA Projects/MyADC	de
Follow the guidance in the gene ip-setup-simulation and ip-make Create simulation model: Output Directory Path:	rated simulation scripts about how to structure your design's simulation scripts and how to use the -smscript command-line utilities to compile all of the files needed for simulating all of the IP in your None C:/FPGA Projects/MyADC	đe
Follow the guidance in the gene ip-setup-setup-setup-setup-setup-setup-setup-setup-setup-setup-setup-setup- Create simulation model: Output Directory Path:	rated simulation scripts about how to structure your design's simulation scripts and how to use the -smscript command-line utilities to compile all of the files needed for simulating all of the IP in your None C:/FPGA Projects/MyADC	de
Follow the guidance in the gene ip-setup-simulation and ip-make Create simulation model: Output Directory Path:	rated simulation scripts about how to structure your design's simulation scripts and how to use the -smscript command-line utilities to compile all of the files needed for simulating all of the IP in your None C:/FPGA Projects/MyADC	de

Στο πεδίο Create HDL files for synthesis επιλέγουμε VHDL ως κώδικα ανάπτυξης και έπειτα Generate. Ο κώδικας και τα αρχεία της νέας οντότητας δημιουργούνται και αποθηκεύονται στον φάκελο MyADC ο οποίος δημιουργείται αυτόματα από τον IP Parameter Editor. Εφόσον η διαδικασία δημιουργίας του κώδικα VHDL ήταν επιτυχής, εμφανίζεται η παρακάτω διεπαφή.

💑 Save System Completed	×
All 😫 🔺 🕲	
Info: C:/intelfpga_lite/ip/**/* matched 0 files in 0.00 seconds	^
<ul> <li>Info: Reading index C:\intelfpga_lite\17.0\quartus\sopc_builder\builtin.</li> <li>Info: C:\intelfpga_lite\17.0\quartus\sopc_builder\builtin.ipx described i</li> <li>Info: C:/intelfpga_lite\17.0/quartus/sopc_builder/**/* matched 8 files</li> <li>Info: Reading index C:\intelfpga_lite\17.0\quartus\common\librarian\factories/inde</li> <li>Info: C:\intelfpga_lite\17.0\quartus\common\librarian\factories/inde</li> <li>Info: C:\intelfpga_lite\17.0\quartus\common\librarian\factories/inde</li> </ul>	
Info: C:/intelfpga_lite/17.0/quartus/sopc_builder/bin/\$IP_IPX_PATH   Info: C:\intelfpga_lite\17.0\quartus\sopc_builder\bin\root_componer	
Info: C:/intelfpga_lite/17.0/quartus/sopc_builder/bin/root_componer	$\sim$
< >	
Save System: completed successfully.	
Close	

Έπειτα η εφαρμογή IP Parameter Editor ενημερώνει για τις ενέργειες που πρέπει να πραγματοποιηθούν σε περίπτωση που οι παράμετροι της οντότητας που δημιουργήσαμε χρειάζεται να τροποποιηθούν. Επίσης περιγράφονται τα βήματα που χρειάζεται να ακολουθηθούν για την δημιουργία HDL αρχείου μέσα από το αρχείο .qsys.

Integration with Quartus Prime Software	$\times$
The following new files were created: C:\FPGA Projects\MyADC.qsys	
To edit or modify a .qsys file in your design, do one of the following in the Quartus Prime software main window: - Open the .qsys file with the Open command on the File menu - Double-click the .qsys file on the Files tab in the Project Navigator	
<ul> <li>Open Qsys from the Tools menu</li> <li>Use the qsys-edit command at the command line</li> <li>To generate HDL files from a gsys file, do one of the following in the Quartus Prime software:</li> </ul>	
<ul> <li>Open Qsys from the Tools menu</li> <li>Use the qsys-edit command at the command line</li> <li>Open Qsys from the Quartus Prime software and click on the 'Generate HDL' button</li> </ul>	
Do not show this message again	
Close	

Μετά την επιτυχή ολοκλήρωση της δημιουργίας της οντότητας MyADC, η εφαρμογή παραμετροποίησης IP Parameter Editor κλείνει. Στο σημείο αυτό το Quartus ενημερώνει για την χρήση της νέας οντότητας που μόλις δημιουργήθηκε.



Το παραπάνω μήνυμα αναφέρει την τοποθεσία στην οποία βρίσκονται τα αρχεία που πρέπει να προστεθούν στο project, ώστε να είναι διαθέσιμη η οντότητα MyADC για την εφαρμογή. Για να χρησιμοποιηθεί η νέα οντότητα στην εφαρμογή μας, πρέπει να προσθέσουμε τα αρχεία MyADC.qip και MyADC.bsf. Το αρχείο MyADC.bsf αποτελεί την διαγραμματική απεικόνιση της οντότητας MyADC. Επιλέγουμε:

**Project**  $\rightarrow$  Add/Remove Files in Project...

Settings - ADC_simple					-	
Category:						Device/Board
General	Files					
Files	Select the design file	es you want to include in the n	roject C	lick Add All to add all des	iơn fi	es in the
Libraries	project directory to	the project.	i ojecu ci			com are
✓ IP Settings						
IP Catalog Search Locations	File name:					Add
Design Templates					~	
✓ Operating Settings and Conditic	<b>`</b>				_	Add All
Voltage	File Name	Туре	Library	Design Entry/Synthesis	Tool	Remove
Temperature	ADC simple.bdf	Block Diagram/Schematic File		<none></none>	_	
✓ Compilation Process Settings						Up
Incremental Compilation					_	Down
✓ EDA Tool Settings						Domi
Design Entry/Synthesis					_	Properties
Simulation						
Board-Level					_	
✓ Compiler Settings						
VHDL Input						
Verilog HDL Input					_	
Default Parameters					_	
TimeQuest Timing Analyzer					_	
Assembler						
Design Assistant					_	
Signal Tap II Logic Analyzer					_	
DoworDlaw Dowor Apolyzor Cott						
SSN Applyzer						
SSIN Analyzei						
	<				>	
< >>		🗑 Buy Software	ОК	Cancel App	oly	Help

Η διεπαφή που εμφανίζεται παρουσιάζει τα αρχεία τα οποία είναι συνδεδεμένα με το project που δημιουργήσαμε. Προς το παρόν, το μόνο αρχείο που είναι προσαρτημένο στο project είναι το ADC\_simple.bdf, το οποίο αποτελεί και την ανώτερη οντότητα του project. Επιλέγουμε και προσθέτουμε τα αρχεία MyADC.qip και MyADC.bsf.

Settings - ADC_simple					-	
Category:						Device/Board
Category: General Files Libraries V IP Settings IP Catalog Search Locations Design Templates V Operating Settings and Conditions Voltage Temperature V Compilation Process Settings Incremental Compilation V EDA Tool Settings Design Entry/Synthesis Simulation Board-Level V Compiler Settings VHDL Input Verilog HDL Input Default Parameters TimeQuest Timing Analyzer Assembler Design Assistant SignalTap II Logic Analyzer Logic Analyzer Interface	Files         Select the design files you want to the project.         File name:         Image:	include in the project. Click Add Type IP Variation File (.qip) Block Symbol File Block Diagram/Schematic File	Library	dd all design files in the pro- Design Entry/Synthesis To <none> <none> <none></none></none></none>	pject i	Device/Board directory to Add Add All Remove Up Down Properties
PowerPlay Power Analyzer Settings SSN Analyzer						
	<	W Buy Software	ОК	Cancel App	> oly	Help

Η οντότητα MyADC που ουσιαστικά αποτελεί τον πυρήνα ελέγχου του ADC block, είναι έτοιμη να χρησιμοποιηθεί στην εφαρμογή μας. Μέσα στον χώρο σχεδίασης της ανώτερης οντότητας πατάμε δεξί κλικ και επιλέγουμε:

#### 📔 Symbol $\times$ Libraries: MyAD( > 🛍 c:/intelfpga\_lite/17.0/quart adc pll clo esponse clock clk response va chr adc pll lock cha se data[1 locked exi da esponse startofpa startofpac clo endofpac comma /alid alid cha hanne < nd startofpa startofpacke endo endofpacke Name: d ready ready MyADC ... reset si eset sink reset n reset i Repeat-insert mode MyADO Insert symbol as block ок Cancel

### **Insert** → **Symbol...**

Στο πεδίο Name επιλέγουμε, έπειτα από αναζήτηση στην τοποθεσία του φακέλου MyADC, το αρχείο MyADC.bsf και εμφανίζεται το σχηματικό διάγραμμα του αναλογικού/ψηφιακού μετατροπέα, με όλες τις εισόδους και εξόδους της διαμόρφωσης ADC control core. Επιλέγουμε **OK** και η οντότητα MyADC έχει εισαχθεί ως σύμβολο στην ανώτερη οντότητα.

#### 7.5 Δημιουργία και παραμετροποίηση του κυκλώματος χρονισμού ALTPLL

Για να καταστεί λειτουργική η οντότητα MyADC πρέπει πρωτίστως να συνδεθεί με το ρολόι που θα οδηγεί τα εσωτερικά κυκλώματα χρονισμού του ADC block. Για αυτό τον λόγο είναι απαραίτητο να εισαχθεί στην εφαρμογή η οντότητα χρονισμού PLL (Phase Locked Loop). Κατά την παραμετροποίηση της οντότητας ADC, επιλέχθηκε η συχνότητα 10Mhz ως συχνότητα χρονισμού. Επομένως πρέπει να δημιουργήσουμε μια νέα οντότητα PLL η οποία θα χρονίζει την οντότητα MyADC στη συχνότητα των 10Mhz. Επιλέγουμε:

 $\begin{aligned} \text{Tools} &\rightarrow \text{IP Catalog} \rightarrow \text{Installed IP} \rightarrow \text{Library} \rightarrow \text{Basic Functions} \rightarrow \text{Clocks; PLLs and} \\ \text{Resets} \rightarrow \text{PLL} \rightarrow \text{ALTPLL} \end{aligned}$ 



Έπειτα από την επιλογή του ALTPLL ξεκινά η δημιουργία νέας οντότητας PLL με την εμφάνιση της διεπαφής εισαγωγής των στοιχείων αποθήκευσης. Επιλέγουμε το όνομα MyPLL και αποθήκευση στον ίδιο φάκελο που βρίσκεται το project. Ως κώδικα περιγραφής υλικού επιλέγουμε VHDL.

Save IP Variation		×
IP variation file name: C:/FPGA Projects/MyPLL IP variation file type VHDL Verilog	]	OK Cancel

Η δημιουργία και η παραμετροποίηση του PLL πραγματοποιείται μέσα από μια εφαρμογή που ονομάζεται Mega Wizard και είναι προσαρτημένη (plug in) στο περιβάλλον Quatus. Στην πρώτη διεπαφή που εμφανίζει η Mega Wizard δηλώνεται η συχνότητα εισόδου του PLL βάσει της οποίας θα σχηματισθεί η συχνότητα εξόδου. Στα έγγραφα (datasheet) που αφορούν τη χρήση και την περιγραφή του υλικού (MAXimator ) που χρησιμοποιούμε για την συγκεκριμένη εφαρμογή, δηλώνεται ως συχνότητα συστήματος η συχνότητα των 10Mhz. Η συχνότητα αυτή θα αποτελεί την βάση της οντότητας PLL της εφαρμογής.



Επιλέγουμε Next. Στην επόμενη διεπαφή απενεργοποιούμε την επιλογή Create an 'areset' input to asynchronously reset the PLL και επιλέγουμε Create 'locked' output.

-						
Parameter Settings		3 Output Clocks				
eneral/Modes	Inputs/Lock	Bandwid	lth/ss >	Clock switchover	>	
ncik0 Oper Cit. co	MyPLL 0 frequency: 10:000 MHz tation Mode: Normal 3 and Phi (gal) 0 00 50:00	- locks		e to implement the ptional Inputs Create an 'plien Create an 'plien Create an 'price Create an 'price Create 'locked' ( Enable self-rese dvanced Paramete sing these paramet Create output fi - Configurations	requested PLL a' input to selectively enable the PLL et' input to asynchronously reset the PLL et' input to selectively enable the phase output t on loss lock rs ters is recommended for advanced uses le(s) using the 'Advanced' PLL paramete with output clock(s) that use cascade o	/ /frequency detector rs only rs ounters are not supported

Επιλέγουμε Next. Στην επόμενη διεπαφή δεν πραγματοποιείται καμία τροποποίηση.

MegaWizard Plug-In Manager [page 3 of 12]	?
altpll	About Documentation
Parameter 2 PLL 3 Output 4 EC Settings Reconfiguration Clocks	DA 5 Summary
General/Modes > Inputs/Lock > Bandwidth/SS	Clock switchover
MyPLL	Able to implement the requested PLL
Incike         cu, Operation Mode: Normal         cu, Iocked           Cik         Ratiol Phr (dg) DC (%)         Iocked           Cil         1/1         0.00         50.00	Spread Spectrum         The spread spectrum feature allows for a modulation of the PLL clock frequency. The range of the clock frequency deviation is determined by the 'down spread' while 'modulation frequency' controls their period.         Use spread spectrum feature and Set down spread to       0.500         Set modulation frequency to       50.000
	Bandwidth A lower bandwidth will result in better input jitter rejection and less drift during switchover at the expense of a slower More Details >> How would you like to specify the bandwidth setting? Actual achieved bandwidth to 1.000 MHz Actual achieved bandwidth 0.000000 MHz
	Cancel < Back Next > Finish

Επιλέγουμε Next. Στην επόμενη διεπαφή δεν πραγματοποιείται καμία τροποποίηση.

MegaWizard Plug-In Manager [page 4 of 12]		?	on
Parameter ZPLL 3 Output 4 ED Reconfiguration Clocks ineral/Modes Inputs/Lock Bandwidth/SS	A Summary		
MyPLL clk0 indk0 frequency: 10.000 MHz Operation Mode: Normal Cik Ratio Ph (dg) DC (%) c0 1/1 0.00 50.00 MAX 10	Clock Switchover  Create an 'inclk1' input for a second input clock What is the frequency of the 'inclk1' input?  Input Clock Switch  Create a 'clkswitch' input vill behave as an input clock selection Allow PLL to automatically control the switching between in (The 'clkswitch' input will behave as a manual override cont Create a 'clkswitch' input to dynamically control the switchin Perform the input clock switchover after Create a 'clkswitch' input to indicate the input clock being (0 inclk0 is being used/1 inclk1 is being used) Create a 'clkswit for each input clock (0 input clock is toggling/1 input clock is not toggling)	0 MHz put clocks control input) put clocks rol input) g between input clocks input clock cycles used	
	(0 input clock is toggling/1 input clock is not toggling)	Back Next > Enis	h

Επιλέγουμε Next. Στην επόμενη διεπαφή δεν πραγματοποιείται καμία τροποποίηση.

× MegaWizard Plug-In Manager [page 5 of 12]		?	×
altpll	Abou	t <u>D</u> ocumentatio	n
Parameter     PLL     Settings     Reconfiguration     Clocks	Summary		
MyPLL inclk0 inclk0 frequency: 10.000 MHz Operation Mode: Normal Cikk Ratio Phi (do) DC (%) col 1/1 0.00 50.00 MAX 10	Dynamic Reconfiguration Create optional inputs for dynamic reconfiguration Used for non-phase (e.g. frequency, duty cycle, bandwidth, etc.) reconfigu - Note: Reconfiguration with cascaded counters may not work correctly Initial Configuration File Use the following initial configuration file to initialize the altpll_reconfig mega formats are the Hexadecimal (Intel-format) [Lhex] and the Memory Initializat File name: [.WyPLL.mif Additional Configuration File You may create additional configuration file(s) for the current PLL settings. TI used to initialize the altpll_reconfig megafunction. To create a configuration file, enter a valid file name and press the 'Generate File' button (Valid file formats are the Hexadecimal (Intel-format) [Lhex] and Initialization File [.mif]).	function (Valid file on File [.mf]). Browse Prese files may be A Configuration the Memory	
	File name: Generate a Configuration File	Browse	
	Enable phase shift step resolution     Create optional inputs for dynamic phase reconfiguration		
	Cancel < gack	Next > Einish	ā

Επιλέγουμε Next. Στην επόμενη διεπαφή, πραγματοποιούνται οι ρυθμίσεις για το clock c0 το οποίο έχουμε επιλέξει να λειτουργεί ως μετατροπέας της συχνότητας εισόδου, για τη συγκεκριμένη εφαρμογή. Ο παράγοντας πολλαπλασιασμού της συχνότητας εισόδου

είναι 1, όπως επίσης και ο παράγοντας διαίρεσης της συχνότητας εισόδου, οπότε στην έξοδο του PLL θα εμφανίζεται η ίδια συχνότητα με αυτή της εισόδου, που έχει επιλεγεί στα 10Mhz.

MegaWizard Plug-In Manager [page 6 o	12]	? ×
altpll		<u>About</u> <u>Documentation</u>
Parameter         PLL         3 Output           Settings         Reconfiguration         Clocks           clk c0         clk c1         clk c2         clk c3	eleca	
MyPLL inclk0 Inclk0 frequency: 10.000 MHz Operation Mode: Normal Coll-David The cafed or cafed	CO - Core/External Output Able to Implement the requested PLL Use this clock Clock Tap Settings Enter output clock frequency: Enter output clock parameters:	t Clock Requested Settings Actual Settings 100.0000000 WHz 7 10.000000
CO 111 0.00 50.00	Clock multiplication factor Clock division factor Clock phase shift Clock duty cycle (%)	1         ◆         << Copy
	Note: The displayed internal settings of the PLL is recommended for use by advanced users only	Description Vt ^ Primary clock VCO frequency (MHz) 40 Modulus for M counter 40 <
		Per Clock Feasibility Indicators
		Cancel < gack Next > Einish

Επιλέγουμε **Next**. Ακολουθούν τέσσερεις διαδοχικές διεπαφές που αφορούν τις ρυθμίσεις των clock c1,c2,c3,c4 τα οποία δε χρησιμοποιούνται στην συγκεκριμένη εφαρμογή. Επιλέγουμε απλά **Next** σε κάθε περίπτωση χωρίς να πραγματοποιήσουμε καμία αλλαγή. Στην διεπαφή που ακολουθεί επιλέγουμε επίσης **Next** χωρίς καμία αλλαγή.

× MegaWizard Plug-In Manager [page 11 of 12]		? ×	<
altpll	About Doc	umentation	
Parameter         PlL         3 Output         4 E           Settings         Reconfiguration         Clocks	A Summary		
MyPLL inclk0 inclk0 frequency: 10.000 MHz Operation Mode: Normal Citk Raite(Ph (dg)OC (%) co 1/1 0.00 50.00 MAX 10	Simulation Libraries To properly simulate the generated design files, the following simulation model file(s) a needed File Description altera_mf Altera megafunction simulation library Timing and resource estimation	re	
	Cancel Ca	rce omplete e speed	

Στην επόμενη και τελευταία διεπαφή επιλέγουμε να εξαχθεί και το αρχείο συμβόλου MyPLL.bsf για την οντότητα MyPLL που μόλις δημιουργήθηκε και επιλέγουμε **Finish**.

ℵ MegaWizard Plug-In Manager [page 12 of 12	!]	?	×
altpll		<u>About</u> <u>D</u> ocumentation	]
1 Parameter     2 PLL     3 Output       Settings     Reconfiguration     Clocks	EDA 5 Summary		
MyPLL incik0 [incik0 frequency: 10.000 MHz]	Turn on the files you w generated, and a gree files. The state of each sessions. The MegaWizard Plug- C:\FPGA Projects\	vish to generate. A gray checkmark indicates a file that is automatically n checkmark indicates an optional file. Click Finish to generate the selected n checkbox is maintained in subsequent MegaWizard Plug-In Manager In Manager creates the selected files in the following directory:	
Clk Ratio Ph (dg) DC (%) c0 1/1 0.00 50.00	File	Description	]
	MyPLL.vhd	Variation file	
MAX 10	MyPLL.ppf	PinPlanner ports PPF file	_
	MyPLL.inc	AHDL Include file	_
	MyPLL.cmp	VHDL component declaration file	_
	MyPLL.bsf	Quartus Prime symbol file	_
	MyPLL_inst.vhd	Instantiation template file	
		Cancel < gack Hext > Einish	]

Με το κλείσιμο του Mega Wizard, το περιβάλλον Quartus ρωτά για την εισαγωγή της οντότητας MyPLL στο project. Επιλέγουμε **Yes** και η οντότητα έχει προστεθεί στο project και είναι διαθέσιμη για να χρησιμοποιηθεί στην εφαρμογή.

🕥 Quartus Prime IP Files	×
When you create an Intel IP variation, a Quartus P is generated. Quartus Prime IP Files are used to re Intel IP in your design. Do you want to add the Qu IP File to the project?	Prime IP File epresent the lartus Prime
C:\FPGA Projects\MyPLL.qip	
Automatically add Quartus Prime IP Files to all	projects
_ , ,	projecto
(Note: Turning on this option permanently suppre	esses this
(Note: Turning on this option permanently suppre dialog box. You can change this setting in the Opt box)	esses this ions dialog
(Note: Turning on this option permanently suppredialog box. You can change this setting in the Opt box)	esses this ions dialog Help

Για να χρησιμοποιηθεί η οντότητα MyPLL στην εφαρμογή πατάμε δεξί κλικ στο χώρο σχεδίασης της ανώτερης οντότητας και στο μενού που εμφανίζεται επιλέγουμε:

# Insert $\rightarrow$ Symbol...

Στην διεπαφή που εμφανίζεται, επιλέγουμε το σύμβολο της οντότητας MyPLL και αμέσως αυτή προστίθεται στο χώρο σχεδίασης της ανώτερης οντότητας ADC\_simple.





Στο σημείο αυτό υπάρχουν στον χώρο σχεδίασης το σύμβολο MyPLL που αναπαριστά τη συσκευή PLL η οποία θα χρησιμοποιηθεί για τον χρονισμό της συσκευής ADC block και το σύμβολο MyADC που αποτελεί τον ουσιαστικό έλεγχο του ADC block. Χρησιμοποιώντας το **pin tool** από την μπάρα εργαλείων, εισάγουμε ένα pin εισόδου στον σχεδιασμό το οποίο θα χρησιμοποιηθεί ως είσοδος για την συχνότητα εισόδου του MyPLL. Το pin εισόδου το ονομάζουμε **clock\_IN**, πατώντας δεξί κλικ και επιλέγοντας **properties**. Επίσης με το εργαλείο **orthogonal node tool** δημιουργούμε τις απαραίτητες συνδέσεις μεταξύ του συμβόλου MyPLL του pin clock\_IN και του συμβόλου MyADC (Σχήμα 23).



Σχήμα 23. Η διασύνδεση του κυκλώματος χρονισμού (MyPLL) με τον αναλογικό/ψηφιακό μετατροπέα MyADC.

#### 7.6 Δημιουργία σημάτων παραμετροποίησης της συσκευής MyADC.

Στη συνέχεια της παραμετροποίησης της συσκευής MyADC, θα πρέπει να καθορίσουμε την αναλογική είσοδο που θα χρησιμοποιεί η οντότητα MyADC για να πραγματοποιεί την ψηφιακή μετατροπή. Αυτό επιτυγχάνεται με την ανάθεση της κατάλληλης δυαδικής τιμής στον δίαυλο **command channel[4..0]**. Η τιμή αυτή αντιστοιχεί στο αναλογικό κανάλι εισόδου σύμφωνα με τον παρακάτω πίνακα (Πίνακας 2).

Αναλογικό	Δυαδική	Αναλογικό	Δυαδική
κανάλι	Κωδικοποίηση	κανάλι	Κωδικοποίηση
CH0	00000	CH9	01001
CH1	00001	CH10	01010
CH2	00010	CH11	01011
CH3	00011	CH12	01100
CH4	00100	CH13	01101
CH5	00101	CH14	01110
CH6	00110	CH15	01111
CH7	00111	CH16	10000
CH8	01000	TSD	10001

Πίνακας 2. Η δυαδική κωδικοποίηση των αναλογικών καναλιών.

Στην συγκεκριμένη εφαρμογή θα χρησιμοποιηθεί το αναλογικό σήμα που προκύπτει από το ποτενσιόμετρο που διαθέτει το κύκλωμα MAXimator. Σύμφωνα με το σχηματικό διάγραμμα του κυκλώματος, το ποτενσιόμετρο P1 (10k) είναι συνδεδεμένο με τον ακροδέκτη ANAIN1 (D2) (Σχήμα 24).



Σχήμα 24. Σχηματικό διάγραμμα του κυκλώματος του ποτενσιομέτρου P1 (10kΩ) (MAXimator, Schematics).

Στο έγγραφο τεχνικής περιγραφής (datasheet) του ADC block, αναφέρεται ότι η είσοδος ANAIN1 αντιστοιχεί στο αναλογικό κανάλι 0 (CH0). Η δυαδική κωδικοποίηση του συγκεκριμένου καναλιού είναι η 00000 όπως περιγράφεται στον παραπάνω πίνακα. Η τιμή που πρέπει επομένως να ανατεθεί στον δίαυλο **command channel[4..0]** είναι η τιμή 00000. Με την συγκεκριμένη ανάθεση τιμής, το ADC block θα μετατρέπει συνεχώς την αναλογική είσοδο CH0 σε ψηφιακό δυαδικό αριθμό. Το δυαδικό αποτέλεσμα αυτής της μετατροπής έχει εύρος 12 bits και εμφανίζεται στον δίαυλο **response data[11..0**].

Η ανάθεση ορισμένης δυαδικής τιμής σε κάποιο δίαυλο εισόδου, πραγματοποιείται με την χρήση της IP LPM\_CONSTANT που βρίσκεται στο μενού:

 $Tools \rightarrow IP \ Catalog \rightarrow Installed \ IP \rightarrow Library \rightarrow Basic \ Functions \rightarrow Miscellaneous \rightarrow LPM\_CONSTANT$ 



Με την επιλογή της IP LPM\_CONSTANT, εμφανίζεται η διεπαφή της επιλογής ονόματος και επιλογής κώδικα περιγραφής κυκλωμάτων.

Save IP Variation	×
IP variation file name: C:/FPGA Projects/ChannelSelection IP variation file type VHDL Verilog	OK Cancel

Δίνουμε το όνομα **ChannelSelection** και επιλέγουμε των κώδικα περιγραφής κυκλωμάτων VHDL. Έπειτα εμφανίζεται η εφαρμογή Mega Wizard για την παραμετροποίηση της IP LPM\_CONSTANT. Στην πρώτη διεπαφή επιλέγουμε το εύρος του δυαδικού αριθμού που πρόκειται να παρέχει η LPM\_CONSTANT και στην προκειμένη περίπτωση είναι 5 bits. Επίσης επιλέγουμε την τιμή του σταθερού αριθμού που αντιστοιχεί στο αναλογικό κανάλι CH0 (0) και το αριθμητικό σύστημα αναφοράς (δεκαδικό Dec).



Επιλέγουμε δυο φορές **Next** και στην τελευταία διεπαφή ενεργοποιούμε στην εξαγωγή αρχείων και την επιλογή της δημιουργίας αρχείου συμβόλου.

🔨 MegaWizar	d Plug-In Manager [page 3 of 3]	?	$\times$
🎒 LPI	M_CONSTANT	ut Docum	entation
1 Parameter Settings	2)EDA 3 Summary		
	Turn on the files you wish to generate. A gray checkmark indicates a file that is automatically generat checkmark indicates an optional file. Click Finish to generate the selected files. The state of each check subsequent MegaWizard Plug-In Manager sessions. The MegaWizard Plug-In Manager creates the selected files in the following directory: C:\FPGA Projects\	ed, and a gre kbox is main	en tained in
	File       Description         ChannelSelectio       Variation file         ChannelSelectio       VHDL component declaration file         ChannelSelectio       Instantiation template file		

Επιλέγουμε **Finish** και εισάγουμε το σύμβολο ChannelSelection που δημιουργείται, στην ανώτερη οντότητα της εφαρμογής. Συνδέουμε έπειτα την τιμή που εξάγει η ChannelSelection, με τον δίαυλο **command channel[4..0]** (Σχήμα 25).



Σχήμα 25. Η σύνδεση της επιλογής αναλογικού καναλιού **ChannelSelection** με τον δίαυλο command channel[4.0].

Για την συνεχή και αδιάληπτη αναλογική/ψηφιακή μετατροπή του αναλογικού καναλιού CH0, πρέπει να ενεργοποιηθούν και τα σήματα εισόδου command\_valid, command\_startofpacket, command\_ready και reset\_sink\_reset\_n. Σύμφωνα με το παρακάτω διάγραμμα χρονισμού (Σχήμα 24) του ADC block τα σήματα αυτά πρέπει να είναι σε κατάσταση High για να λειτουργεί η συνεχής αναλογική/ψηφιακή μετατροπή του αναλογικού καναλιού που έχει επιλεγεί (free running mode).



Σχήμα 26. Χρονικό διάγραμμα αναλογικής/ψηφιακής μετατροπής.

Για την ενεργοποίηση των παραπάνω σημάτων δημιουργούμε ακόμη μία IP LPM\_CONSTANT με όνομα ConfigurationBits με εύρος 4-bits και δυαδική τιμή 1111

(15 Decimal). Θα μπορούσαμε για τον ίδιο σκοπό να διευρύνουμε την ChannelSelection σε 9-bits αλλά δε θα ήταν εύκολος ο διαχωρισμός της λειτουργίας εκάστου bit. Έτσι το design αποκτά την μορφή που απεικονίζεται στο Σχήμα 27.



Σχήμα 27. Η σύνδεση των ConfigurationBits στα αντίστοιχα σήματα του MyADC.

Μέχρι στιγμής, στο σχεδιασμό της εφαρμογής, έχουν παραμετροποιηθεί, ενσωματωθεί και συνδεθεί οι δύο βασικές IP, το ALTPLL και Altera Modular ADC core. Επίσης όλες οι απαραίτητες είσοδοι για την λειτουργία της συνεχούς αναλογικής/ψηφιακής μετατροπής του ADC block, έχουν παραμετροποιηθεί κατάλληλα. Το επόμενο βήμα είναι η διαχείριση της εξόδου του ADC block, που είναι το δυαδικό (12bits) αποτέλεσμα της αναλογικής/ψηφιακής μετατροπής.

#### 7.7 Ο μετατροπέας δυαδικού αριθμού σε κωδικοποίηση BCD.

Στον δυαδικό κόσμο των ψηφιακών κυκλωμάτων, οι δεκαδικοί αριθμοί δεν έχουν καμία υπόσταση. Έτσι ακόμη και η απεικόνιση των δεκαδικών αριθμών θα πρέπει να πραγματοποιηθεί με την βοήθεια του δυαδικού συστήματος. Το αποτέλεσμα της αναλογικής/ψηφιακής μετατροπής, είναι ένας δυαδικός αριθμός που έχει εύρος 12-bits. Η τελική απεικόνιση θα πραγματοποιηθεί μέσω της οθόνης των τεσσάρων δεκαδικών ψηφίων LED. Το κάθε ψηφίο του δεκαδικού αριθμού που θα προκύψει από την δυαδική/δεκαδική μετατροπή, θα πρέπει να κωδικοποιηθεί με την μορφή δυαδικού αριθμού που θα προκύψει από την δυαδική/δεκαδική μετατροπής στην οθόνη των δεκαδικών ψηφίων LED. Για τον σκοπό αυτό υπάρχει η κωδικοποίηση BCD (Binary Coded Decimal). Με την κωδικοποίηση BCD, κάθε δεκαδικό ψηφίο αναπαρίσταται με έναν μοναδικό συνδυασμό δυαδικών ψηφίων όπως φαίνεται στον παρακάτω πίνακα (Πίνακας 3).

Δεκαδικό Ψηφίο	Δυαδική Κωδικοποίηση
	(BCD)
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

Πίνακας 3.Κωδικοποίηση BCD.

Όπως έχει προαναφερθεί, το αποτέλεσμα της αναλογικής/ψηφιακής μετατροπής του ADC block, έχει ακρίβεια 12-bits. Κατά συνέπεια, ο μέγιστος δεκαδικός αριθμός που μπορεί να προκύψει από μια αναλογική/ψηφιακή μετατροπή, είναι το 4095 (2<sup>12</sup>-1), το οποίο αποτελείται από 4 ψηφία του δεκαδικού συστήματος. Επομένως το ψηφιακό κύκλωμα που θα πραγματοποιεί την μετατροπή του δυαδικού αποτελέσματος της αναλογικής/ψηφιακής μετατροπής, θα πρέπει να έχει ως είσοδο τα 12 bits του αποτελέσματος της αναλογικής/ψηφιακής μετατροπής και να εξάγει συνολικά 4 δεκαδικά ψηφία με κωδικοποίηση BCD. Ένα τέτοιο κύκλωμα χαρακτηρίζεται ως Binary to BCD converter. Μια δημοφιλής υλοποίηση της μετατροπής αυτής, είναι η «ολίσθηση και πρόσθεση με 3» (shifting and add 3 or double dabble) (Wikipedia, Double dabble algorithm). Κατά την υλοποίηση αυτή, κατασκευάζεται πίνακας ο οποίος περιέχει τόσες στήλες όσα και τα δυαδικά ψηφία που πρόκειται να αναπαραστήσουν τον δεκαδικό αριθμό με κωδικοποίηση BCD. Οι στήλες διατάσσονται από αριστερά προς τα δεξιά με τις στήλες των μεγαλύτερων δεκαδικών ψηφίων να προηγούνται (χιλιάδες, εκατοντάδες, δεκάδες, μονάδες). Στην συνέχεια των στηλών αναπαράστασης των δεκαδικών ψηφίων με μορφή BCD, αναπτύσσονται τα ψηφία του δυαδικού αριθμού που πρόκειται να μετατραπεί σε μορφή BCD. Οι στήλες διατάσσονται από αριστερά προς τα δεξιά με τις στήλες των σημαντικότερων δυαδικών ψηφίων (MSB) να προηγούνται. Σε κάθε βήμα της διαδικασίας μετατροπής, πραγματοποιείται ολίσθηση των ψηφίων του δυαδικού αριθμού αριστερά κατά μία θέση, έτσι ώστε να συμπληρώνεται κάθε φορά μία επιπλέον θέση στις στήλες των δυαδικών ψηφίων BCD. Έπειτα από κάθε ολίσθηση μίας θέσης προς τα αριστερά, ελέγχονται όλες οι τετράδες των δυαδικών ψηφίων BCD εάν είναι μεγαλύτερες του 4. Σε όποια τετράδα BCD η συνθήκη αυτή είναι αληθείς, προστίθεται ο αριθμός 3. Ακολούθως πραγματοποιείται το επόμενο βήμα ολίσθησης κατά μία θέση προς τα αριστερά και ο έλεγχος των τετράδων των δυαδικών ψηφίων BCD με το 4. Η επανάληψη αυτή πραγματοποιείται μέχρι να ολισθήσουν όλα τα ψηφία του δυαδικού αριθμού που πρόκειται να μετατραπεί σε BCD.

Στο παρακάτω παράδειγμα (Πίνακας 4), πραγματοποιείται η μετατροπή του δυαδικού αριθμού 1101 1111 0000 (12-bits), σε δεκαδικό (3568) με κωδικοποίηση BCD (0011 0101 0110 100).

BCD 4-digits													Binary 12-bits										STED					
	10	00'			10	0,			10	0'			1'			1	1	0	1	1	1	1	1	0	0	0	0	SILI
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	1	1	1	1	1	0	0	0	0		1
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	1	1	1	1	1	0	0	0	0			2
0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	1	1	1	1	1	0	0	0	0				3
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	1	1	1	1	1	0	0	0	0				4
0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	1	1	1	1	1	0	0	0	0					5
0	0	0	0	0	0	0	0	0	0	1	0	0	1	1	1	1	1	1	0	0	0	0						6
0	0	0	0	0	0	0	0	0	0	1	0	1	0	1	0	1	1	1	0	0	0	0						7
0	0	0	0	0	0	0	0	0	1	0	1	0	1	0	1	1	1	0	0	0	0							8
0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	1	1	0	0	0	0							9
0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	1	1	0	0	0	0								10
0	0	0	0	0	0	1	0	0	0	1	0	0	0	1	1	0	0	0	0									11
0	0	0	0	0	1	0	0	0	1	0	0	0	1	1	0	0	0	0										12

Πίνακας 4. Παράδειγμα μετατροπής του δυαδικού αριθμού 12-bits 1101111000 σε δεκαδικό 3586.

0	0	0	0	0	1	0	0	0	1	0	0	1	0	0	1	0	0	0					13
0	0	0	0	1	0	0	0	1	0	0	1	0	0	1	0	0	0						14
0	0	0	0	1	0	1	1	1	1	0	0	0	0	1	0	0	0						15
0	0	0	1	0	1	1	1	1	0	0	0	0	1	0	0	0							16
0	0	0	1	1	0	1	0	1	0	1	1	0	1	0	0	0							17
0	0	1	1	0	1	0	1	0	1	1	0	1	0	0	0								18
3 5						б				8													

Στο πρώτο βήμα (1) πραγματοποιείται η πρώτη ολίσθηση του δυαδικού αριθμού κατά μία θέση αριστερά. Με τον τρόπο αυτό, εισέρχεται το πρώτο MSB ψηφίο του δυαδικού αριθμού των 12-bit, στο πρώτο πεδίο της στήλης που αναπαριστούν το ψηφίο των μονάδων για την κωδικοποίηση BCD. Στο βήμα αυτό καμία τετράδα δυαδικών ψηφίων BCD δεν είναι μεγαλύτερη του 4. Έτσι στα βήματα (2) και (3) πραγματοποιούνται ακόμη 2 ολισθήσεις προς τα αριστερά. Με τον τρόπο αυτό, στο βήμα (3), η τετράδα δυαδικών ψηφίων BCD που αντιπροσωπεύει τις μονάδες (1') είναι ίση με τον αριθμό 6 (0110) και μεγαλύτερη του 4. Κατά συνέπεια στο βήμα (4), προστίθεται ο αριθμός 3 στην συγκεκριμένη τετράδα και έτσι προκύπτει ο αριθμός 9 (1001). Ακολουθεί, στο βήμα (5), η επόμενη ολίσθηση του δυαδικού αριθμού κατά μία θέση αριστερά. Η διαδικασία της ολίσθησης, του ελέγχου κάθε τετράδας δυαδικών ψηφίων BCD με το 4 και της πρόσθεσης με 3, όπου αυτό είναι απαραίτητο, συνεχίζεται μέχρι να ολισθήσει και το τελευταίο δυαδικό ψηφίο στην στήλη των μονάδων BCD (βήμα (18)). Οι τετράδες οι οποίες ήταν μεγαλύτερες του 4 και στις οποίες προστέθηκε το 3, επισημαίνονται στον παραπάνω πίνακα με κόκκινο χρωματισμό. Στο τελευταίο βήμα (18), σχηματίζεται ο δεκαδικός αριθμός 3568 με κωδικοποίηση BCD (0011 0101 0110 1000).

Η υλοποίηση του παραπάνω αλγόριθμου, πραγματοποιείται με τον παρακάτω VHDL κώδικα:

library ieee;

USE ieee.std\_logic\_1164.all;

USE ieee.std\_logic\_unsigned.all;

ENTITY BinarytoBCD IS

PORT (clk\_1 :in std\_logic;

valid\_data:in std\_logic;

ds: in std\_logic\_vector (15 downto 0);

qs: OUT std\_logic\_vector (15 downto 0));

END BinarytoBCD;

```
ARCHITECTURE behaviour OF BinarytoBCD IS
```

BEGIN

```
PROCESS (clk_1)
```

qs<=bcd;

```
variable i : integer:=0;
variable bcd : std_logic_vector(15 downto 0) ;
```

```
variable bint : std_logic_vector(15 downto 0) ;
```

begin

```
if ( clk_1'event and clk_1 = '1' and valid_data = '1' ) then
        bcd:="00000000000000";
        bint:=ds;
       for i in 0 to 15 loop -- repeating 16 times.
                bcd(15 downto 1) := bcd(14 downto 0); --shifting the bits.
                bcd(0) := bint(15);
                bint(15 downto 1) := bint(14 downto 0);
                bint(0) :='0';
                if(i < 15 and bcd(3 downto 0) > "0100") then
                        bcd(3 downto 0) := bcd(3 downto 0) + "0011";
                end if;
                if(i < 15 and bcd(7 downto 4) > "0100") then
                        bcd(7 downto 4) := bcd(7 downto 4) + "0011";
                end if;
                if(i < 15 and bcd(11 downto 8) > "0100") then
                        bcd(11 downto 8) := bcd(11 downto 8) + "0011";
                end if;
                if(i < 15 and bcd(15 downto 12) > "0100") then
                        bcd(15 downto 12) := bcd(15 downto 12) + "0011";
                end if;
        end loop;
```
end if;

END process;

END behaviour;

Ο παραπάνω κώδικας εκτελείται σε μόλις έναν κύκλο ρολογιού, κάθε φορά που η είσοδος clk\_1 βρίσκεται στο μέτωπο ανόδου (rising edge) του παλμού που δέχεται και η είσοδος valid data βρίσκεται σε κατάσταση HIGH. Αυτό σημαίνει ότι σε κάθε παλμό στην είσοδο clk\_1, ο δυαδικός αριθμός που βρίσκεται στην είσοδο ds με εύρος 16 bits, θα μετατρέπεται αυτόματα σε αριθμό με κωδικοποίηση BCD τεσσάρων ψηφίων (16 bits). Την δυνατότητα αυτή την παρέχει η διαδικασία PROCESS(clk\_1). Οι εντολές περιγραφής κυκλωμάτων που εμπεριέχονται μέσα στην διαδικασία PROCESS, υλοποιούνται κυκλωματικά με τέτοιο τρόπο ώστε να εκτελούνται ταυτόγρονα, κάθε φορά που θα εμφανίζεται στην είσοδο clk\_1 το μέτωπο ανόδου ενός παλμού. Στο παράδειγμα του συγκεκριμένου κώδικα, υπάρχει μέσα στην διαδικασία PROCESS, ένας βρόγχος δώδεκα επαναλήψεων ο οποίος πραγματοποιεί την ολίσθηση των δυαδικών ψηφίων, σύμφωνα με τον αλγόριθμο που προαναφέρθηκε. Η κυκλωματική υλοποίηση του συγκεκριμένου βρόχου είναι κατάλληλη για να εκτελεστούν όλες η επαναλήψεις σε έναν κύκλο ρολογιού. Η δυνατότητα αυτή της διαδικασίας PROCESS είναι πολύ χρήσιμη για την κυκλωματική υλοποίηση κώδικα που απαιτεί εκτέλεση υψηλής ταχύτητας. Το γεγονός αυτό, έχει και το αντίστοιχο κόστος σε επίπεδο διαθέσιμου υλικού μέσα στο κύκλωμα FPGA, καθώς ο αριθμός των λογικών στοιχείων που απαιτούνται είναι μεγάλος.

Για την εισαγωγή του μετατροπέα binary to BCD στο project, πρέπει να δημιουργηθεί ένα διάγραμμα οντότητας (block) και να συνδεθεί στην υπάρχουσα κυκλωματική διάταξη. Το συγκεκριμένο block θα απεικονίζει διαγραμματικά τον κώδικα VHDL για την υλοποίηση του μετατροπέα binary to BCD. Για να εισάγουμε τον κώδικα επιλέγουμε:

 $File \rightarrow New \rightarrow VHDL \ File$ 



Άμεσα εμφανίζεται ο κειμενογράφος για την εισαγωγή του κώδικα VHDL. Εισάγουμε τον παραπάνω κώδικα για την υλοποίηση του μετατροπέα binary to BCD και αποθηκεύουμε το αρχείο με όνομα **BinarytoBCD.vhd**, στον φάκελο του project.

```
library ieee;
USE ieee.std_logic_1164.all;
  23
  4
5
            USE ieee.std_logic_unsigned.all;
        EENTITY BinarytoBCD IS
EPORT (clk_1 :in std_logic;
    valid_data:in std_logic;
    ds: in std_logic_vector (15 downto 0);
    qs: OUT std_logic_vector (15 downto 0));
  6
7
8
9
END BinarytoBCD;
        □ARCHITECTURE behaviour OF BinarytoBCD IS
        □BEGIN
□PROCESS (clk_1)
            variable i : integer:=0;
variable bcd : std_logic_vector(15 downto 0) ;
variable bint : std_logic_vector(15 downto 0) ;
        begin

= if ( clk_1'event and clk_1 = '1' and valid_data = '1' ) then

bcd:="0000000000000000";

bint:=ds;

= for i i 0 to 15 loop -- repeating 16 times.

bcd(15 downto 1) := bcd(14 downto 0); --shifting the bits.

bcd(0) := bint(15);

bint(15 downto 1) := bint(14 downto 0);

bint(0) :='0';
         bif(i < 15 and bcd(3 downto 0) > "0100") then
bcd(3 downto 0) := bcd(3 downto 0) + "0011";
end if;
         [bif(i < 15 and bcd(7 downto 4) > "0100") then
[bcd(7 downto 4) := bcd(7 downto 4) + "0011";
end if;
         □if(i < 15 and bcd(11 downto 8) > "0100") then
| bcd(11 downto 8) := bcd(11 downto 8) + "0011";
| end if;
         bif(i < 15 and bcd(15 downto 12) > "0100") then
bcd(15 downto 12) := bcd(15 downto 12) + "0011";
end if;
           end loop;
         qs<=bcd;
-end if;
-END process;
-END behaviour;
```

### Έπειτα επιλέγουμε:

### **Processing**→ **Analyze Current File**

Με αυτή την διαδικασία πραγματοποιείται ο έλεγχος για την ορθότητα του VHDL κώδικα που εμπεριέχεται στο αρχείο. Εφόσον δεν υπάρχουν συντακτικά λάθη στον κώδικα, εμφανίζεται το παρακάτω μήνυμα:

Tvpe	ID	Messace
> 0		Running Quartus Prime Analyze Current File Command: quartus_mapread_settings_files=onwrite_settings_files=off SimpleADCTest -c ADC
▲ 0 > 0	18236 20030	Number of processors has not been specified which may cause overloading on shared machines. Parallel compilation is enabled and will use 2 of the 2 processors detected Quartus Prime Analyze Current File was successful. 0 errors, 1 warning

Για την δημιουργία του διαγράμματος οντότητας για τον μετατροπέα binary to BCD, επιλέγουμε:

### $File \rightarrow Create/Update \rightarrow Create \ Symbol \ Files \ for \ Current \ File$

Η επιλογή αυτή, δημιουργεί αρχείο συμβόλου για τον VHDL κώδικα που απεικονίζει διαγραμματικά την οντότητα με τις εισόδους και εξόδους που έχουν δηλωθεί. Έπειτα επιλέγουμε την εισαγωγή συμβόλου στο project και βλέπουμε ότι στην βιβλιοθήκη συμβόλων του project, έχει προστεθεί και το σύμβολο της οντότητας BinarytoBCD που μόλις δημιουργήσαμε. Το σύμβολο απεικονίζει διαγραμματικά όλες τις εισόδους και εξόδους που έχουν δηλωθεί στον κώδικα VHDL.



### 7.8 Δημιουργία κυκλώματος χρονικής καθυστέρησης για καλύτερο οπτικό αποτέλεσμα της δεκαδικής απεικόνισης.

Με την εισαγωγή του συμβόλου στο project, πραγματοποιούμε και τις κατάλληλες συνδέσεις των εισόδων και των εξόδων (Σχήμα 28). Για τον σκοπό αυτό, ο δίαυλος εισόδου ds[15..0] συνδέεται με την έξοδο του αποτελέσματος της αναλογικής/ψηφιακής μετατροπής response\_data[11..0] της οντότητας MyADC, μέσω του διαύλου Data[15..0]. Για τον χρονισμό της μετατροπής του αποτελέσματος της αναλογικής/ψηφιακής μετατροπής, χρησιμοποιείται η είσοδος clk\_1 σε συνδυασμό με το σήμα εξόδου response valid της οντότητας MyADC. Η έξοδος αυτή ενεργοποιείται κάθε φορά που υπάρχουν στην έξοδο αποτελέσματος response\_data[11..0] διαθέσιμα έγκυρα δεδομένα της αναλογικής/ψηφιακής μετατροπής. Με τον τρόπο αυτό, κάθε φορά που θα υπάρχει ένα έγκυρο αποτέλεσμα της αναλογικής/ψηφιακής μετατροπής, η είσοδος ds[15..0] της οντότητας BinarytoBCD θα εισάγει τα δεδομένα προς μετατροπή binary to BCD και αυτομάτως θα εξάγεται το αποτέλεσμα στην έξοδο της οντότητας qs[11..0]. Στην περίπτωση που η συχνότητα του ρολογιού clk\_1 συνδεθεί με την έξοδο c0, η μετατροπή του δυαδικού αριθμού σε BCD, θα πραγματοποιείται με υψηλή ταχύτητα λόγω της υψηλής ταχύτητας της πηγής χρονισμού **c0** της οντότητας MyPLL. Το γεγονός αυτό δεν είναι θεμιτό για την εφαρμογή που αναπτύσσουμε, γιατί ο σκοπός της εφαρμογής είναι η οπτική απεικόνιση του αποτελέσματος την αναλογικής/ψηφιακής μετατροπής, στην οθόνη των τεσσάρων δεκαδικών ψηφίων LED εφτά τμημάτων. Μέσα στο αναλογικό σήμα που προκύπτει από την έξοδο του ποτενσιομέτρου, υπάρχει ηλεκτρονικός θόρυβος της τάξης μερικών δεκάδων mV. Το γεγονός αυτό έχει ως αποτέλεσμα την ανίχνευση και καταγραφή του ηλεκτρονικού θορύβου στο δυαδικό αποτέλεσμα της αναλογικής/ψηφιακής μετατροπής. Έτσι η άμεση απόκριση του συστήματος στην παρουσία έγκυρων δεδομένων αναλογικής/ψηφιακής μετατροπής, θα προκαλούσε οπτική ασάφεια στο πρώτο δεκαδικό ψηφίο της κωδικοποίησης BCD. Η χρήση της πηγής χρονισμού **c0** για την εφαρμογή μας δεν είναι η κατάλληλη. Για τον λόγο αυτό πρέπει να δημιουργηθεί μια καθυστέρηση στην ανάγνωση του αποτελέσματος της αναλογικής/ψηφιακής μετατροπής. Η καταλληλότερη μέθοδος για την δημιουργία καθυστέρησης στην ανάγνωση και μετατροπή του αναλογικού/ψηφιακού αποτελέσματος σε BCD, είναι η χρήση ενός διαιρέτη για την συχνότητα των παλμών του ρολογιού c0, έτσι ώστε η συχνότητα μετατροπής του αναλογικού/ψηφιακού αποτελέσματος σε BCD και η απεικόνισή του στην οθόνη, να μην είναι τόσο γρήγορη για το ανθρώπινο μάτι και να μη δημιουργεί οπτική ασάφεια. Η υλοποίηση του διαιρέτη των παλμών του ρολογιού είναι ένας δυαδικός απαριθμητής (counter), που σαν είσοδο χρονισμού θα έχει το σήμα των παλμών του ρολογιού c0 και σαν έξοδο για την διαίρεση της συχνότητας θα παίρνουμε ένα από τα δυαδικά ψηφία εξόδου της μέτρησης των παλμών εισόδου. Με αυτό τον τρόπο, η διαίρεση πραγματοποιείται με διαιρέτη που εξαρτάται από την τάξη του δυαδικού ψηφίου της εξόδου μέτρησης που θα επιλέξουμε και είναι πάντα κάποια δύναμη του αριθμού 2. Η μέτρηση των παλμών εισόδου σε έναν δυαδικό απαριθμητή πραγματοποιείται είτε κατά το ανοδικό μέτωπο του παλμού εισόδου, είτε κατά το καθοδικό μέτωπο του παλμού εισόδου. Το πρώτο δυαδικό ψηφίο (2<sup>0</sup>) του δυαδικού αποτελέσματος μέτρησης των παλμών, εναλλάσσεται σε κάθε δεύτερο παλμό εισόδου, με αποτέλεσμα να διαιρεί τη συχνότητα των παλμών εισόδου με διαιρέτη το 2. Αντίστοιχα το δεύτερο δυαδικό ψηφίο (2<sup>1</sup>) του δυαδικού αποτελέσματος μέτρησης των παλμών, διαιρεί την συγνότητα των παλμών εισόδου με διαιρέτη το 4, το τρίτο δυαδικό ψηφίο  $(2^2)$  του δυαδικού αποτελέσματος μέτρησης των παλμών, διαιρεί την συγνότητα των παλμών εισόδου με διαιρέτη το 8 κ.ο.κ. Για την χρήση του δυαδικού απαριθμητή από τον κατάλογο των IP που παρέχει η Intel επιλέγουμε:

# $Tools \rightarrow IP \ Catalog \rightarrow Installed \ IP \rightarrow Library \rightarrow Basic \ Functions \rightarrow Arithmetic \rightarrow LPM\_COUNTER$



Επιλέγουμε το όνομα της οντότητας του απαριθμητή **DelayCounter** και ως τύπο κώδικα τον VHDL.



Αμέσως μετά, εκτελείται αυτόματα η διεπαφή MegaWizard για την παραμετροποίηση του απαριθμητή.



Επιλέγουμε το εύρος του απαριθμητή σε 20 bits για να πραγματοποιήσουμε διαίρεση της συχνότητας των 10MHz του ρολογιού c0, με διαιρέτη το 2<sup>16</sup> που αντιστοιχεί σε μια συχνότητα περίπου 152Hz. Η συχνότητα αυτή είναι φυσιολογική, ως ρυθμός ανανέωσης του αποτελέσματος της αναλογικής/ψηφιακής μετατροπής για την οθόνη LED τεσσάρων δεκαδικών ψηφίων και δεν προκαλεί οπτική ασάφεια για το ανθρώπινο μάτι.

### Επιλέγουμε Next.

Στην νέα διεπαφή επιλέγουμε την επιλογή Plain binary και έπειτα επιλέγουμε Next

× MegaWizard Plug-In Manager [page 2 of 5]		?	×
LPM_COUNTER	About	<u>D</u> ocume	ntation
Parameter 2 EDA 3 Summary Settings General Control Inputs			
DelayCounter       Which type of counter do you want?         Image: clock up counter       Image: clock up counter         Image: clock up counter       Image: clock up counter <td></td> <td></td> <td></td>			
Resource Usage 20 lut + 20 reg Cancel <	Back N	ext >	<u>Finish</u>

Στις επόμενες δύο διεπαφές που εμφανίζονται επιλέγουμε απλά Next

ℵ MegaWizard Plug	J-In Manager [page 3 of 5]	? ×
🍓 LPM_	COUNTER	About
Parameter Settings     General     General     DelayCounter     Lalaek UR Counter	3 Summary 2 Optional Inputs Do you want any optional inputs?	
	Synchronous inputs <ul> <li>☐ Clear</li> <li>☐ Load</li> <li>☐ Set</li> <li>④ Set to all 1's</li> <li>○ Set to 0</li> </ul>	Asynchronous inputs  Clear  Load  Set  Set  Set 0
Resource Usage 20 lut + 20 reg		Cancel < Back Next > Finish

🔌 MegaWizard Plug-In N	anager [page 4 of 5]		?	×
👌 LPM_CO	UNTER		<u>A</u> bout <u>D</u> ocu	mentation
1 Parameter 2 EDA Settings	3 Summary			
DelayCounter	Simulation Libraries To properly simulate the needed	generated design files, the foll	owing simulation model fil	e(s) are
	File Descriptio	n function simulation library		
	Tisis ad serves a			
	Generates a netlist for t synthesizing your design resource estimation net Not all third-party synth complete support inform	imation iming and resource estimation f with a third-party EDA synthes list can allow for better design o esis tools support this feature - nation.	or this megafunction. If yo is tool, using a timing and optimization. check with the tool vendor	u are r for
	Note: Netlist generation speed of your system a Generate netlist	can be a time-intensive process fect the time it takes for netlist	s. The size of the design a generation to complete.	nd the
Resource Usage 20 lut + 20 reg		Cano	el <u>Sack</u> <u>Next</u> >	<u>F</u> inish

Έπειτα επιλέγουμε την δημιουργία συμβόλου για τον απαριθμητή που παραμετροποιήσαμε, με την επιλογή Quartus Prime symbol file και επιλέγουμε Finish.

🔨 MegaWizard Plug	-In Manager [page 5 of 5	]		?	×
🍓 LPM_C	COUNTER		About	Docume	ntation
1 Parameter 2 EDA Settings	3 Summary				
DelayCounter ← clock up counter q[190]	Turn on the files you w generated, and a gree selected files. The stat Manager sessions. The MegaWizard Plug- C:\FPGA Projects\	ish to generate. A gray checkmark inc n checkmark indicates an optional file. e of each checkbox is maintained in su In Manager creates the selected files	licates a file tha Click Finish to g Ibsequent Mega in the following	t is automa jenerate th Wizard Plu directory:	atically ne ıg-In
	File DelayCounter.vhd DelayCounter.rmp DelayCounter.cmp DelayCounter.sf DelayCounter_i	Description Variation file AHDL Include file VHDL component declaration file Quartus Prime symbol file Instantiation template file			
20 lut + 20 reg		Cancel	< <u>B</u> ack	ext >	Einish

Αμέσως το Quartus Prime προτρέπει για την χρήση της οντότητας του απαριθμητή 20 bits που μόλις δημιουργήθηκε, στο συγκεκριμένο project.



Επιβεβαιώνουμε την χρήση του απαριθμητή στο συγκεκριμένο project και τον εισάγουμε με την γνωστή διαδικασία εισαγωγής συμβόλου, καθώς το σύμβολο έχει ενσωματωθεί με την παραπάνω διαδικασία στην βιβλιοθήκη συμβόλων του project. Η σύνδεση του συμβόλου του απαριθμητή πραγματοποιείται όπως απεικονίζεται στο παρακάτω διάγραμμα.



Σχήμα 28. Η σύνδεση του απαριθμητή DelayCounter και του μετατροπέα BinarytoBCD στα κυκλώματα της εφαρμογής.

Όπως φαίνεται στο παραπάνω διάγραμμα, η είσοδος του απαριθμητή είναι η πηγή χρονισμού **c0** και από την έξοδο δυαδικού αποτελέσματος απαρίθμησης **counter[19..0]**, έχει επιλεγεί το σήμα **counter[17]** για να αποτελέσει την είσοδο χρονισμού του binary to BCD μετατροπέα, με συχνότητα περίπου 152Hz.

#### 7.9 Τα κυκλώματα οδήγησης των ψηφίων LED δεκαδικής απεικόνισης.

Η οντότητα BinarytoBCD έχει παραμετροποιηθεί και συνδεθεί κατάλληλα, για να παρέχει αποτελέσματα προς απεικόνιση για την οθόνη LED, με συχνότητα 152Hz. Το αποτέλεσμα της οντότητας BinarytoBCD, πρέπει να οδηγηθεί στην οθόνη απεικόνισης που αποτελείται από τέσσερα ψηφία δεκαδικής απεικόνισης, που εμπεριέχουν εφτά φωτεινά τμήματα LED έκαστο. Στο παρακάτω σχηματικό διάγραμμα του τυπωμένου κυκλώματος που περιέχει τα ψηφία δεκαδικής απεικόνισης, διακρίνεται η σύνδεση όλων των σημάτων ανόδου των τομέων LED σε έναν δίαυλο (segA, segB, segC, segD, segE, segF, segG, SegDP). Η επιλογή του ψηφίου γίνεται με πολυπλεξία, μέσω της επιλογής του σήματος καθόδου **D8, D9, D10, D11,** του ψηφίου που πρόκειται να ενεργοποιηθεί.



Σχήμα 29. Σχηματικό διάγραμμα του κυκλώματος οδήγησης των ψηφίων δεκαδικής απεικόνισης LED επτά τομέων (MAXimator, Schematics).

Για την οδήγηση των ψηφίων δεκαδικής απεικόνισης, θα πρέπει να δημιουργηθεί μία οντότητα, η οποία θα κωδικοποιεί κάθε τετράδα ψηφίων BCD που προκύπτει από τον binary to BCD μετατροπέα, στην αντίστοιχη απεικόνιση από τους τομείς LED στα ψηφία της οθόνης. Ο κώδικας VHDL που υλοποιεί την οντότητα οδήγησης των ψηφίων δεκαδικής απεικόνισης σύμφωνα με την αντίστοιχη τιμή της εξόδου του binary to BCD μετατροπέα, παρουσιάζεται παρακάτω.

library ieee;

USE ieee.std\_logic\_1164.all;

USE ieee.std\_logic\_unsigned.all;

ENTITY BCD\_segments IS

PORT (en\_out:in std\_logic;

bcd\_in: IN std\_logic\_vector (3 downto 0);

segments: out std\_logic\_vector (6 downto 0));

END BCD\_segments;

ARCHITECTURE behaviour OF BCD\_segments IS

BEGIN

END behaviour;

Σύμφωνα με τον παραπάνω κώδικα, για κάθε τιμή των τεσσάρων ψηφίων BCD που εισάγονται από την είσοδο **bcd\_in[3..0]**, ενεργοποιούνται τα κατάλληλα σήματα ανόδου στην έξοδο της οντότητας **segments[6..0]**, προκειμένου να απεικονισθεί το αντίστοιχο δεκαδικό ψηφίο. Κάθε ένα από τα επτά σήματα του δίαυλου **segments[6..0]**, αντιστοιχεί στην άνοδο ενός τομέα LED του ψηφίου απεικόνισης, σύμφωνα με τον παρακάτω πίνακα (Πίνακας 5).

Σήμα διαύλου segment[60]	Τομέας LED
segment[6]	g
segment[5]	f
segment[4]	e
segment[3]	d
segment[2]	С
segment[1]	b
segment[0]	a

Πίνακας 5. Αντιστοιχία των σημάτων διαύλου segment[6..0] με τους τομείς LED ενός ψηφίου δεκαδικής απεικόνισης.



Η είσοδος ενεργοποίησης του οδηγού en\_out αποτελεί το σήμα επιλογής του ψηφίου που πρέπει να απεικονισθεί κάθε φορά. Σε περίπτωση που το σήμα en\_out βρίσκεται σε κατάσταση LOW, τότε η έξοδος segments[6..0] για την συγκεκριμένη οντότητα βρίσκεται σε κατάσταση υψηλής εμπέδησης (κατάσταση 'Z'), για να επιτρέψει την εφαρμογή των σημάτων από διαφορετική οντότητα οδηγού ψηφίου LED, στον δίαυλο απεικόνισης. Με αυτό τον τρόπο διευκολύνεται η πολυπλεξία των οδηγών ψηφίων LED, πάνω στον δίαυλο ενεργοποίησης των τομέων LED.

Για την οντότητα του οδηγού ψηφίου LED, δημιουργούμε αρχείο συμβόλου με την διαδικασία που προαναφέρθηκε και με το όνομα **BCD\_segments**.



Εισάγουμε τέσσερεις οντότητες BCD\_segments στο project, μία για κάθε ψηφίο BCD που εξάγεται από την οντότητα BinarytoBCD. Κάθε μία από τις οντότητες BCD\_segments, προορίζεται να ελέγχει τους επτά τομείς LED από ένα ψηφίο δεκαδικής απεικόνισης της οθόνης LED. Δημιουργούμε έναν δίαυλο με όνομα BCD\_result[15..0] ο οποίος θα φέρει το αποτέλεσμα της binary to BCD μετατροπής και αποδίδουμε την κάθε τετράδα σημάτων BCD, στην αντίστοιχη οντότητα BCD\_segments. Έτσι η οντότητα BCD\_segments που θα απεικονίζει το ψηφίο των μονάδων, έχει ως είσοδο τα σήματα BCD\_result[3..0], η οντότητα BCD\_segments που θα απεικονίζει το ψηφίο των δεκάδων, έχει ως είσοδο τα σήματα BCD\_result[7..4], η οντότητα BCD\_segments που θα απεικονίζει το ψηφίο των εκατοντάδων, έχει ως είσοδο τα σήματα BCD\_result[11..8] και τέλος, η οντότητα BCD\_segments που θα απεικονίζει το ψηφίο των χιλιάδων, έχει ως είσοδο τα σήματα BCD\_result[15..12]. Η σύνδεση των τεσσάρων συμβόλων BCD\_segments με τον δίαυλο BCD\_result[15..0], απεικονίζεται στο Σχήμα 30.



Σχήμα 30. Η σύνδεση των τεσσάρων συμβόλων BCD\_segments με τον δίαυλο BCD\_result[15..0].

Λόγω του ότι οι έξοδοι segment[6..0], θα συνδέονται πάνω στον ίδιο δίαυλο προκειμένου να οδηγήσουν τα τμήματα LED των δεκαδικών ψηφίων της οθόνης, θα πρέπει να σχεδιαστεί κυκλωματική διάταξη πολυπλεξίας η οποία θα επιτρέπει κάθε φορά την εμφάνιση ενός μόνο ψηφίου πάνω στον δίαυλο. Η κυκλωματική διάταξη αυτή, θα πρέπει να σαρώνει τους τέσσερεις οδηγούς των δεκαδικών ψηφίων, με συχνότητα τέτοια ώστε η σάρωση να μην είναι εμφανής στο οπτικό αποτέλεσμα (flickering). Για την πολυπλεξία (σάρωση) των οδηγών δεκαδικών ψηφίων BCD\_segments, θα χρησιμοποιηθεί όπως προαναφέρθηκε το σήμα εισόδου en\_out, το οποίο ενεργοποιεί την έξοδο του οδηγού όταν βρίσκεται σε λογική κατάσταση HIGH, ενώ παρουσιάζει υψηλή εμπέδηση στην έξοδο όταν η λογική κατάστασή του είναι LOW. Για τον έλεγχο του σήματος en\_out με την κατάλληλη συχνότητα θα δημιουργηθεί ένας αποκωδικοποιητής με είσοδο δύο δυαδικών ψηφίων και έξοδο τεσσάρων σημάτων. Κάθε τιμή εκ των τεσσάρων που μπορούν να δημιουργηθούν στην δυαδική είσοδο, ενεργοποιεί μία εκ των τεσσάρων εξόδων. Με τον τρόπο αυτό, συνδέοντας κάθε έξοδο του αποκωδικοποιητή σε μία από τις εισόδους en\_out των οδηγών BCD\_segments, μπορεί να πραγματοποιηθεί η πολυπλεξία των ψηφίων δεκαδικής απεικόνισης LED. Η δυαδική είσοδος του αποκωδικοποιητή, θα

πρέπει ,όπως έχει αναφερθεί, να σαρώνει διαδοχικά τις δυαδικές τιμές 00, 01, 10, 11, με κατάλληλη συχνότητα. Για την διαδοχική σάρωση των παραπάνω δυαδικών τιμών, μπορούν να χρησιμοποιηθούν δύο διαδοχικά σήματα του μετρητή DelayCounter, που έχει ήδη εισαχθεί στο project. Έτσι, αν χρησιμοποιηθούν τα σήματα **counter[16..15]** ως είσοδοι για τον αποκωδικοποιητή, η συχνότητα σάρωσης που θα προκύψει από τις εναλλαγές του σήματος **counter[15]**, είναι περίπου 610Hz. Η συχνότητα αυτή είναι αρκετά υψηλή, έτσι ώστε να διασφαλίζει την ομαλή απεικόνιση του αποτελέσματος χωρίς οπτικά προβλήματα (flickering). Για την δημιουργία του αποκωδικοποιητή επιλέγουμε:

# $Tools \rightarrow IP \ Catalog \rightarrow Installed \ IP \rightarrow Library \rightarrow Basic \ Functions \rightarrow Miscellaneous \rightarrow LPM\_DECODE$



Στην διεπαφή που ακολουθεί επιλέγουμε κώδικα VHDL και για το όνομα της οντότητας του αποκωδικοποιητή, εισάγουμε το **BCD\_select**.

Save IP Variation	×
IP variation file name: C:/FPGA Projects/BCD_select IP variation file type  VHDL Verilog	OK Cancel

Άμεσα ξεκινά η εκτέλεση του MegaWizard για την παραμετροποίηση του αποκωδικοποιητή. Στην πρώτη διεπαφή επιλέγουμε το εύρος εισόδου του αποκωδικοποιητή στα 2bits, και ενεργοποιούμε όλα τα σήματα εξόδου που προκύπτουν με την επιλογή Add all. Έπειτα επιλέγουμε Next.

× MegaWizard Plug-In Manager [page 1 of 4]		?	$\times$
LPM_DECODE	<u>A</u> bout	Docume	ntation
Parameter     ZEDA     Summary     Settings			
General Pipelining >			
$\begin{array}{c c} & & & \\ \hline & & & \\ BCD\_select & & \\ eq0 \rightarrow & \\ eq1 \rightarrow & \\ eq2 \rightarrow & \\ eq3 \rightarrow & \\ eq3 \rightarrow & \\ eq3 \rightarrow & \\ eq3 \rightarrow & \\ eq1 \rightarrow & \\ eq3 \rightarrow & \\ eq1 \rightarrow & \\ eq2 \rightarrow & \\ eq2 \rightarrow & \\ eq3 \rightarrow & \\ eq1 \rightarrow & \\ eq2 \rightarrow & \\ eq2 \rightarrow & \\ eq1 \rightarrow & \\ eq2 \rightarrow & \\ eq$	MAX 10	) ch project/	
How wide should the 'data' input bus be? 2 v bits	5		
Create an Enable input Which 'eq' outputs would you like to decode? << Add all >> Remove all Radix © Decimal Hex			
Resource Usage	Back N	levt >	Finish

Στην επόμενη διεπαφή ενεργοποιούμε την επιλογή No, και επιλέγουμε Next.



Έπειτα επιλέγουμε **Next** χωρίς να αλλάξουμε καμία από τις επιλογές της επόμενης διεπαφής.

ℵ MegaWizard Plug-I	Manager [page 3 of 4]	?	×			
🍓 LPM_D	ECODE	<u>A</u> bout <u>D</u> ocumo	entation			
1 Parameter Settings	3 Summary					
BCD_select eq0→	Simulation Libraries To properly simulate the generated design files, the follow file(s) are needed	ving simulation mod	el			
← data[10] eq1 → eq2 → eq3 →	File Description Ipm LPM megafunction simulation library					
	Timing and resource estimation Generates a netlist for timing and resource estimation for are synthesizing your design with a third-party EDA synth and resource estimation netlist can allow for better design	this megafunction. esis tool, using a tim n optimization.	If you iing			
	Not all third-party synthesis tools support this feature - check with the tool vendor for complete support information.					
	Note: Netlist generation can be a time-intensive process. the speed of your system affect the time it takes for netlist	The size of the design t generation to com	gn and plete.			
Resource Lisage	Generate netlist					
	Cancel <	Back Next >	<u>F</u> inish			

Στην τελευταία διεπαφή της εφαρμογής MegaWizard, ενεργοποιούμε την επιλογή δημιουργίας του αρχείου συμβόλου και επιλέγουμε **Finish**.



Επίσης επιλέγουμε την προσθήκη της οντότητας του αποκωδικοποιητή στον τρέχον project.

🕤 Quartus Prime	e IP Files		×					
When you create an Intel IP variation, a Quartus Prime IP File is generated. Quartus Prime IP Files are used to represent the Intel IP in your design. Do you want to add the Quartus Prime IP File to the project?								
C:\FPGA Projects\BCD_select.qip								
Automatically	y add Quartus Prin	ne IP Files to a	Il projects					
(Note: Turning on this option permanently suppresses this dialog box. You can change this setting in the Options dialog box)								
	Yes	No	Help					

Με τον τρόπο αυτό έχει δημιουργηθεί και παραμετροποιηθεί ο αποκωδικοποιητής για την σάρωση των οδηγών ψηφίων δεκαδικής απεικόνισης. Ο αποκωδικοποιητής βρίσκεται στη βιβλιοθήκη συμβόλων του project.



Επιλέγουμε την εισαγωγή του συμβόλου στην ανώτερη οντότητα του project και πραγματοποιούμε τις συνδέσεις που προαναφέρθηκαν (Σχήμα 31).



Σχήμα 31. Η σύνδεση του αποκωδικοποιητή **BCD\_select** με τους οδηγούς **BCD\_segments**.

Είναι εύκολα αντιληπτό, ότι ο συγκεκριμένος αποκωδικοποιητής, θα μπορούσε να δημιουργηθεί και με κώδικα VHDL, αντί να χρησιμοποιηθεί η έτοιμη οντότητα πού παρέχει η βιβλιοθήκη του Quartus Prime. Με την εισαγωγή του αποκωδικοποιητή στο project, ολοκληρώθηκε και η κυκλωματική διάταξη απεικόνισης του αποτελέσματος της αναλογικής/ψηφιακής μετατροπής.

#### 7.10 Δημιουργία εισόδων-εξόδων για την εφαρμογή.

Το σύνολο των κυκλωματικών διατάξεων που περιεγράφηκαν, θα υλοποιηθούν εσωτερικά στο κύκλωμα FPGA. Οι κυκλωματικές διατάξεις αυτές, θα πρέπει να συνδεθούν με το εξωτερικό περιβάλλον του κυκλώματος FPGA μέσω των ακροδεκτών που διαθέτει. Για τον λόγο αυτό πρέπει να δημιουργηθούν στην εφαρμογή οι κατάλληλες είσοδοι και έξοδοι. Μέχρι στιγμής, οι είσοδοι που έχουν δημιουργηθεί, αφορούν την είσοδο των παλμών από το εξωτερικό κύκλωμα του ταλαντωτή 10MHz clock\_IN και την αναλογική είσοδο ANIN, στο σήμα της οποίας θα πραγματοποιηθεί η αναλογική/ψηφιακή μετατροπή. Ως έξοδοι για την οδήγηση της οθόνης LED, θα εξαχθούν τα σήματα του διαύλου segments[6..0] καθώς επίσης και οι έξοδοι του αποκωδικοποιητή eq0, eq1, eq2, eq3, τα οποία ενεργοποιούν τις καθόδους των τομέων LED, για κάθε ψηφίο δεκαδικής απεικόνισης. Επίσης, για την απενεργοποίηση της τελείας (dot) που υπάρχει σε κάθε ψηφίο δεκαδικής απεικόνισης, πρέπει να εξαχθεί και ένα σήμα με κατάσταση LOW. Για την δημιουργία αυτού του σήματος μπορεί να προστεθεί ένα επιπλέον σήμα εξόδου (bit) στην οντότητα ConfigurationBits και έτσι η έξοδος της οντότητας να μετατραπεί σε ConfigBit[4..0]. Από την συγκεκριμένη έξοδο, το σήμα ConfigBit[4] το οποίο είναι σε κατάσταση LOW, θα χρησιμοποιηθεί για την απενεργοποίηση του τομέα LED της τελείας (dot), των ψηφίων δεκαδικής απεικόνισης. Η δημιουργία των εισόδων/εξόδων, πραγματοποιείται με την χρήση του Pin Tool, που βρίσκεται στην μπάρα εργαλείων του Quartus Prime. Οι έξοδοι που δημιουργήθηκαν απεικονίζονται στο Σχήμα 32.



Σχήμα 32.Οι έζοδοι Digit[3..0] και η σύνδεσή τους με τα κυκλώματα της εφαρμογής.

Για κάθε σήμα επιλογής δεκαδικού ψηφίου eq0, eq1, eq2, eq3, έχει δημιουργηθεί η αντίστοιχη έξοδος Digit[0], Digit[1], Digit[2], Digit[3]. Επίσης για τον δίαυλο ενεργοποίησης των επτά τομέων LED segments[6..0], δημιουργήθηκε ο δίαυλος εξόδου Digit\_Segments[6..0] και για την απενεργοποίηση του τομέα LED της τελείας, δημιουργήθηκε η έξοδος ConfigBit[4].

Σε αυτό το σημείο έχουν δημιουργηθεί όλες οι απαραίτητες είσοδοι και έξοδοι του κυκλώματος της εφαρμογής. Στο επόμενο βήμα θα πρέπει κάθε είσοδος και έξοδος να αντιστοιχηθεί με τον κατάλληλο ακροδέκτη του κυκλώματος FPGA. Η αντιστοίχιση των εισόδων/εξόδων με τους κατάλληλους ακροδέκτες του κυκλώματος FPGA, θα πραγματοποιηθεί σύμφωνα με την κατασκευαστική αντιστοίχιση των ακροδεκτών του κυκλώματος FPGA, με τα περιφερειακά κυκλώματα του αναπτυξιακού τυπωμένου κυκλώματος Maximator, που απαιτούνται για την υλοποίηση της εφαρμογής.

Τα περιφερειακά κυκλώματα που απαιτούνται για την υλοποίηση της εφαρμογής είναι τα εξής:

- Ο ταλαντωτής 10MHz (είσοδος)
- Η οθόνη με τα τέσσερα ψηφία δεκαδικής απεικόνισης LED (έξοδος).
- Το αναλογικό σήμα προς αναλογική/ψηφιακή μετατροπή (είσοδος)

Η είσοδος του αναλογικού σήματος **ANAIN1** που πρόκειται να μετατραπεί ψηφιακά, έχει ήδη επιλεγεί κατά την διαδικασία δημιουργίας και παραμετροποίησης της οντότητας MyADC. Για την είσοδο του ταλαντωτή των 10MHz, αν ανατρέξουμε στο σχηματικό διάγραμμα του τυπωμένου κυκλώματος (Σχήμα 33), θα διαπιστώσουμε ότι η έξοδος του ταλαντωτή, είναι συνδεδεμένη με την είσοδο χρονισμού **L3** του κυκλώματος FPGA.



Σχήμα 33.Η κυκλωματική διάταζη του ταλαντωτή 10MHz και η σύνδεσή του με το κύκλωμα FPGA (MAXimator, Schematics).

Για τις εξόδους που έχουν δημιουργηθεί για την οδήγηση της οθόνης των τεσσάρων ψηφίων δεκαδικής απεικόνισης LED, παρατηρούμε στο σχηματικό διάγραμμα του κυκλώματος (Σχήμα 34) ότι συνδέονται με τους ακροδέκτες του κυκλώματος FPGA ;οπως δείχνει ο Πίνακας 6.



Σχήμα 34. Σήματα οδήγησης των ψηφίων δεκαδικής απεικόνιση (MAXimator Schematics)ς.

Έξοδος	Σήμα Τυπωμένου Κυκλώματος	Ακροδέκτης Κυκλώματος FPGA
Digit_Segments[6]	D6	G16
Digit_Segments [5]	D5	G15
Digit_Segments [4]	D4	H16
Digit_Segments [3]	D3	H15
Digit_Segments [2]	D2	J16
Digit_Segments [1]	D1	J15
Digit_Segments [0]	D0	L16
ConfigBit[4]	D7	F16
Digit[0]	D8	E15
Digit[1]	D9	E16
Digit[2]	D10	D15
Digit[3]	D11	D16

Πίνακας 6. Αντιστοιχία σημάτων των ψηφίων δεκαδικής απεικόνισης με τους ακροδέκτες του κυκλώματος FPGA (MAXimator, User Guide).

Στην τελευταία στήλη του παραπάνω πίνακα βρίσκονται τα ονόματα των ακροδεκτών (pins) του κυκλώματος FPGA στα οποία πρέπει να αντιστοιχιστούν οι είσοδοι/έξοδοι που δημιουργήθηκαν για την εφαρμογή.

### 7.11 Ανάθεση των εισόδων-εξόδων της εφαρμογής στους ακροδέκτες του κυκλώματος FPGA.

Η ανάθεση των εξόδων της εφαρμογής σε συγκεκριμένους ακροδέκτες του κυκλώματος FPGA, πραγματοποιείται με την χρήση της διεπαφής **Pin Planner** που βρίσκεται στο μενού **Assignments**. Επιλέγουμε:

### Assignments → Pin Planner

Άμεσα εκτελείται η διεπαφή Pin Planner όπου εμφανίζονται σχηματικά όλες οι ομάδες ακροδεκτών του κυκλώματος FPGA όπως απεικονίζεται στο Σχήμα 35.



Σχήμα 35. Διάγραμμα ακροδεκτών του κυκλώματος FPGA.

Επίσης στην εφαρμογή Pin Planner εμφανίζεται και ένας πίνακας που εμπεριέχει τις εισόδους/εξόδους της εφαρμογής στην στήλη Node Name. Στον πίνακα αυτό υπάρχει και η στήλη Location μέσω της οποίας πραγματοποιείται η ανάθεση των κατάλληλων ακροδεκτών του κυκλώματος FPGA, στις αντίστοιχες εισόδους/εξόδους που δημιουργήθηκαν για την εφαρμογή.

<u>^</u>	Named: * 🛛 🗠 🔍 🗞	» Edit: X										
р Ц	Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Jurrent Strengt	Slew Rate	Differential Pair	rict Preservatio
	- clock_IN	Input	PIN_L3	2	B2_N0	PIN_L3	2.5 V		12mA (default)			
	ConfigBit[4]	Output	PIN_F16	6	B6_N0	PIN_F16	2.5 V		12mA (default)	2 (default)		
	🚢 Digit[3]	Output	PIN_D16	6	B6_N0	PIN_D16	2.5 V		12mA (default)	2 (default)		
	Ligit[2]	Output	PIN_D15	6	B6_N0	PIN_D15	2.5 V		12mA (default)	2 (default)		
	Ligit[1]	Output	PIN_E16	6	B6_N0	PIN_E16	2.5 V		12mA (default)	2 (default)		
	Ligit[0]	Output	PIN_E15	6	B6_N0	PIN_E15	2.5 V		12mA (default)	2 (default)		
	Digit_Segments[6]	Output	PIN_L16	5	B5_NO	PIN_L16	2.5 V		12mA (default)	2 (default)		
	Digit_Segments[5]	Output	PIN_J15	6	B6_N0	PIN_J15	2.5 V		12mA (default)	2 (default)		
	Digit_Segments[4]	Output	PIN_J16	6	B6_N0	PIN_J16	2.5 V		12mA (default)	2 (default)		
	Digit_Segments[3]	Output	PIN_H15	6	B6_N0	PIN_H15	2.5 V		12mA (default)	2 (default)		
	Digit_Segments[2]	Output	PIN_H16	6	B6_N0	PIN_H16	2.5 V		12mA (default)	2 (default)		
	Digit_Segments[1]	Output	PIN_G15	6	B6_N0	PIN_G15	2.5 V		12mA (default)	2 (default)		
10	Digit_Segments[0]	Output	PIN_G16	6	B6_N0	PIN_G16	2.5 V		12mA (default)	2 (default)		
i i i i i i i i i i i i i i i i i i i	< <new node="">&gt;</new>											

Έπειτα από την ορθή συμπλήρωση του πίνακα ανάθεσης των ακροδεκτών επιλέγουμε στο μενού της διεπαφής Pin Planner:

### **Processing** → **Start I/O** Assignment Analysis

Με την παραπάνω επιλογή, έχει ολοκληρωθεί και η ανάθεση των εισόδων/εξόδων της εφαρμογής, στους κατάλληλους ακροδέκτες του κυκλώματος FPGA.

### 7.12 Compilation της εφαρμογής.

Η εφαρμογή που δημιουργήσαμε είναι έτοιμη για compilation. Κατά την διαδικασία αυτή μεταφράζεται ο κώδικας περιγραφής κυκλωμάτων VHDL, πραγματοποιείται η ανάλυση και η σύνθεση του κυκλώματος και δρομολογούνται οι συνδέσεις των κυκλωμάτων για την τελική διαμόρφωση του κυκλώματος FPGA. Για την έναρξη της διαδικασίας επιλέγουμε:

#### **Processing** → **Start** Compilation

Κατά την διάρκεια εκτέλεσης της διαδικασίας, η πρόοδος εμφανίζεται στα δεξιά της οθόνης.



Με την ολοκλήρωση της διαδικασίας compilation, εμφανίζεται η αναφορά στην οποία παρουσιάζονται ορισμένα χρήσιμα στοιχεία σχετικά με την κατανάλωση των πόρων του υλικού για την υλοποίηση της εφαρμογής.

Flow Summary	
< <filter>&gt;</filter>	
Flow Status	Successful - Sat Jul 04 16:41:34 2020
Quartus Prime Version	17.0.0 Build 595 04/25/2017 SJ Lite Edition
Revision Name	ADC_simple
Top-level Entity Name	ADC_simple
Family	MAX 10
Device	10M08DAF256C8GES
Timing Models	Preliminary
Total logic elements	228 / 8,064 ( 3 % )
Total registers	87
Total pins	13 / 178 ( 7 % )
Total virtual pins	0
Total memory bits	0 / 387,072 ( 0 % )
Embedded Multiplier 9-bit elements	0/48(0%)
Total PLLs	1 / 2 ( 50 % )
UFM blocks	0/1(0%)
ADC blocks	1 / 1 ( 100 % )

Στην παραπάνω αναφορά της εφαρμογής που δημιουργήσαμε, εμφανίζεται η χρήση 228 λογικών στοιχείων από το σύνολο των 8064 που υπάρχουν στο συγκεκριμένο κύκλωμα FPGA και αντιστοιχούν σε ποσοστό 3%. Επίσης εμφανίζονται ο αριθμός των ακροδεκτών (13), καθώς και ο αριθμός των καταχωρητών (87), που χρησιμοποιήθηκαν για την υλοποίηση της εφαρμογής. Στα τελευταία στοιχεία της αναφοράς συμπεριλαμβάνονται και η χρήση του ADC block καθώς και η χρήση του ενός εκ των δύο κυκλωμάτων χρονισμού PLLs που διαθέτει το συγκεκριμένο κύκλωμα FPGA. Στην περίπτωση που η διαδικασία δεν ολοκληρωθεί επιτυχώς, το περιβάλλον ανάπτυξης Quartus Prime ενημερώνει τον χρήστη για τα σφάλματα που εντοπίστηκαν.

Quartus Prime Lite Edition - C:/FPGA Projects/Simpl Elle Edit View Project Assignments Process	leADCTest - ADC_simple sing <u>T</u> ools <u>W</u> indow <u>H</u> elp			– G	om S
□ 10 - 10 - 10 - 10 - 10 - 10 - 10 - 10	ADC_simple	🗳 🗳 🔇 💷 🕨 🔶	£♀ ♥₽₩ <b>₽</b>		
Project Navigator 🔺 Hierarchy 🔹 🤉 🖉 🛪	ADC_simple.bdf	🗵 🔶	Compilation Report - ADC_simple	IP Catalog	📮 🗗 ×
Entity:Instance	Table of Contents	Flow Summary			× =
MAX 10: 10M08DAF256C8GES	Flow Summary	< <filter>&gt;</filter>		🝸 🖼 Installed IP	
> 🛃 ADC simple 🍈	III Flow Settings	Flow Status	Successful - Sat Jul 04 16:17:10 2020	Project Directory	
	Flow Non-Default Global Settings	Quartus Prime Version	17.0.0 Build 595 04/25/2017 SJ Lite Edition	No Selection Available	
	== Flow Elapsed Time	Revision Name	ADC_simple	✓ Library	
	E Flow OS Summary	Top-level Entity Name	ADC_simple	> Basic Functions	
	Flow Log	Family	MAX 10	> DSP	
	Analysis & Synthesis	Device	10M08DAF256C8GES	> Interface Protocols	
< > >	> 🖿 Fitter	Timing Models	Preliminary	> Memory Interfaces and Controlle	rs
	🗧 > 📒 Assembler	Total logic elements	228 / 8,064 ( 3 % )	> Processors and Peripherals	
Tasks Compilation • = 0.6" ×	🔹 🍽 TimeQuest Timing Analyzer	Total registers	87	> University Program	
Task	EDA Netlist Writer	Total pins	13 / 178 ( 7 % )	Search for Partner IP	
< 🖌 🕨 Compile Design	Flow Messages	Total virtual pins	0		
<ul> <li>Analysis &amp; Synthesis</li> </ul>	Flow Suppressed Messages	Total memory bits	0/387,072(0%)		
Fitter (Place & Route)		Embedded Multiplier 9-bit elements	0 / 48 ( 0 % )		
Assembler (Generate programming fi		Total PLLs	1 / 2 ( 50 % )		
The Quest Trains Assists		UFM blocks	0/1(0%)		
InneQuest Inning Anatysis	-	ADC blocks	1 / 1 ( 100 % )		
EDA Netlist Writer	-				
Edit Settings	-				
Program Device (Open Programmer)	-				
				+ Add	
8 Partition Name Netlist Type Col	or				
Recommendation: 0 of 0 for		× <u>†</u> . ⊥°			Details
All O A A V<	😚 Find	👪 Find Next			
■ Type ID Message > O Quartus Prime EDA M O 293000 Quartus Prime Full	Netlist Writer was successf Compilation was successful	ul. 0 errors, 2 warnings . 0 errors, 32 warnings			~
System Processing (210)					
2 -7 1 loce song (2 lo)				795, 30 100%	00:00:30

## 7.13 Προγραμματισμός και διαμόρφωση του κυκλώματος FPGA με τον κώδικα της εφαρμογής.

Κατά την ολοκλήρωση της διαδικασίας compilation, δημιουργείται το αρχείο διαμόρφωσης του κυκλώματος FPGA σύμφωνα με τον κώδικα περιγραφής κυκλωμάτων. Η εισαγωγή του αρχείου διαμόρφωσης στο κύκλωμα FPGA πραγματοποιείται με την βοήθεια ειδικού κυκλώματος προγραμματιστή **USB Blaster** Εικόνα 9.



Εικόνα 1. Τυπωμένο κύκλωμα του προγραμματιστή κυκλωμάτων FPGA, USB Blaster.

Ο προγραμματιστής USB Blaster μεταφέρει το αρχείο διαμόρφωσης που δημιουργείται από το περιβάλλον ανάπτυξης εφαρμογών Quartus Prime στο κύκλωμα FPGA. Η σύνδεση πραγματοποιείται σειριακά με σύνδεσμο USB ενώ η σύνδεση για τον προγραμματισμό του κυκλώματος FPGA πραγματοποιείται με σύνδεσμο JTAG (Εικόνα 10).



Εικόνα 2. Η σύνδεση του προγραμματιστή USB Blaster με το αναπτυξιακό κύκλωμα MAXimator.

Για τον προγραμματισμό του κυκλώματος FPGA επιλέγουμε:

### $Tools \rightarrow Programmer$

Στην διεπαφή που εμφανίζεται πρέπει πρώτα να δηλωθεί η συσκευή προγραμματισμού καθώς στην αρχική κατάσταση δεν υπάρχει δηλωμένο υλικό προγραμματισμού (No Hardware)..

Programmer - C:/FPGA Projects/SimpleADCTest - ADC_simple - [ADC_simple.cdf]*											×
<u>File Edit V</u> iew P <u>r</u>	ocessing <u>T</u> ools <u>W</u> indow	<u>H</u> elp							Search a	ltera.com	6
🔔 Hardware Setup	No Hardware			Mode:	JTAG		<ul> <li>Prog</li> </ul>	ress:			
Enable real-time IS	P to allow background progra	amming when ava	ilable								
▶ <sup>™</sup> Start	File	Device	Checksum	Usercode	Program/ Verif	y Blank-	Examine	Security	Erase	ISP	
<sup>⊒h</sup> Stop					Configure	Спеск		BIt		CLAMP	
🔂 Auto Deteci											
🗙 Delete											
🟓 Add File											
🖗 Change File.											
Save File											
Add Device.											
t <sup>n</sup> b Up											
I <sup>™</sup> Down											

Επιλέγουμε Hardware Setup και ενεργοποιούμε τη συσκευή USB Blaster.

lardware Settings JTAG S	ettings			
elect a programming hardwar ardware setup applies only to	re setup to use the current p	e when progra programmer w	mming devices. Ti indow.	his programming
urrently selected hardware:	No Hardware	e		
Available hardware items	No Hardwar	e		
	USB-Blaster	r [USB-0]		
Hardware	Server	Port		Add Hardware
USB-Blaster	Local	USB-0		Remove Hardware

Στη συνέχεια ορίζουμε το αρχείο διαμόρφωσης για την εφαρμογή. Επιλέγουμε Add File και στην διεπαφή επιλογής αρχείου, επιλέγουμε το αρχείο ADC\_simple.sof που βρίσκεται στον φάκελο C:\FPGA Projects\output\_files.

Nelect Program	Select Programming File									
Look in:	C:\FPGA Projects\output_files	00	1							
akolovos	ADC_simple.sof									
File name: AD	C_simple.sof		Open							
Files of type: Pro	ogramming Files (*.sof *.pof *.jam *.jbc *.ekp *.jic)	•	Cancel							

Το αρχείο προστίθεται και εμφανίζεται και η σχηματική παράσταση του κυκλώματος FPGA που έχουμε επιλέξει αρχικά.

Nrogrammer -	C:/FPGA Projects/SimpleADCTest	- ADC_simple - [AI	DC_simple.cdf	]*					_	_		×
<u>F</u> ile <u>E</u> dit <u>V</u> iew	Processing Tools Window	<u>H</u> elp							5	Search a	ltera.com	<u> </u>
🚖 Hardware Set	up USB-Blaster [USB-0]			Mode:	JTAG			<ul> <li>Prog</li> </ul>	ress:			
Enable real-tin	ne ISP to allow background progr	amming when avail	able									
▶ <sup>™</sup> Start	File	Device	Checksum	Usercode	Program/ Configure	Verify	Blank- Check	Examine	Security Bit	Erase	ISP CLAMP	
🖏 Stop	output_files/ADC_simple.sof	10M08DAF256	000A22C3	000A22C3	$\checkmark$							
🄲 Auto Deteci												
🗙 Delete												
🟓 Add File												
🖗 Change File.												
🖺 Save File	(inter)											
📌 Add Device.												
t <sup>∿</sup> ⊔ Up												
1 <sup>th</sup> Down	10M08DAF256ES											
	•											

Επιλέγουμε Start και το αρχείο μεταφέρεται στο κύκλωμα FPGA.

👋 Progra	ammer -	C:/FPGA Projects/SimpleADCTest	- ADC_simple - [A	DC_simple.cd	f]*						_		×
<u>F</u> ile <u>E</u> dit	<u>V</u> iew	P <u>r</u> ocessing <u>T</u> ools <u>W</u> indow	<u>H</u> elp							9	Search a	ltera.com	6
🔔 Hardv	ware Seti	up USB-Blaster [USB-0]			Mode:	JTAG			<ul> <li>Prog</li> </ul>	ress:	100%	(Success	ful)
🗆 Enable	e real-tim	ne ISP to allow background progr	amming when avai	lable									
▶ <sup>™</sup> Sta	art	File	Device	Checksum	Usercode	Program/ Configure	Verify	Blank- Check	Examine	Security Bit	Erase	ISP CLAMP	
in Ste	ор	output_files/ADC_simple.sof	10M08DAF256	000A22C3	000A22C3								
<table-of-contents> Auto 🛙</table-of-contents>	Detect												
× Del	ete												
🏓 Add I	File												
<sup>Mo</sup> Change	e File.												
Save	File												
r Add De	evice.												
1 <sup>%</sup> U	р												
ી <sup>դ</sup> ր Do	wn	TDO 10M08DAF256ES											

Η διαμόρφωση που πραγματοποιείται με το αρχείο ADC\_simple.sof, αποθηκεύεται σε μνήμη RAM και χάνεται με την απώλεια της ηλεκτρικής ενέργειας από το κύκλωμα FPGA. Για να παραμείνει η διαμόρφωση και κατά την απώλεια της ηλεκτρικής ενέργειας από το κύκλωμα FPGA, πρέπει να επιλεγεί το αρχείο ADC\_simple.pof, το οποίο έχει δημιουργηθεί στον ίδιο φάκελο (C:\FPGA Projects\output\_files) και έχει την δυνατότητα να αποθηκευτεί στην μνήμη Flash που παρέχει το κύκλωμα FPGA για τον χρήστη (UFM User Flash Memory). Στην περίπτωση αυτή το κύκλωμα FPGA συνεχίζει να διατηρεί την διαμόρφωση και κατά την απώλεια της ηλεκτρικής ενέργειας και εκτελεί την εφαρμογή άμεσα με την επαναφορά της.

## 7.14 Εκτέλεση της εφαρμογής από το αναπτυξιακό τυπωμένο κύκλωμα MAXimator.

Με την ολοκλήρωση του προγραμματισμού του κυκλώματος FPGA με το αρχείο διαμόρφωσης, άμεσα η εφαρμογή που δημιουργήσαμε εκτελείται από το κύκλωμα FPGA.

Στην παρακάτω εικόνα ο δεκαδικός αριθμός 1522, είναι η δεκαδική αναπαράσταση της τάσης που δέχεται ο ακροδέκτης αναλογικής εισόδου **ANAIN** του κυκλώματος FPGA και όπως προαναφέρθηκε η τάση αυτή καθορίζεται από την θέση του ποτενσιομέτρου POT1 που επισημαίνεται με κόκκινο κύκλο (Εικόνα 11).



Εικόνα 9: Το αναπτυξιακό κύκλωμα με την εφαρμογή σε λειτουργία.

Με την περιστροφή του ποτενσιόμετρου POT1, μπορούμε να αλλάξουμε τα επίπεδα τάσης του ακροδέκτη αναλογικής εισόδου ANAIN και κατά συνέπεια να αλλάξει και η ένδειξη της δεκαδικής απεικόνισης στην οθόνη LED του κυκλώματος (Εικόνα 12).



Εικόνα 10: Αλλαγή της δεκαδικής ένδειζης με περιστροφή του ποτενσιόμετρου ΡΟΤΙ.

### 8 Συμπεράσματα

Η ρύθμιση και η χρήση του αναλογικού/ψηφιακού μετατροπέα που παρέχει η εταιρεία Intel στο κύκλωμα FPGA **10M08DAF256C8G** είναι πολύ απλή και οι τέσσερεις διαφορετικές διαμορφώσεις του υλικού μπορούν να καλύψουν μεγάλο εύρος αναλογικών/ψηφιακών εφαρμογών.

Η διαμόρφωση της διαδοχικής μετατροπή αναλογικών καναλιών με εγγραφή του αποτελέσματος σε ενσωματωμένη μνήμη RAM, μπορεί να χρησιμοποιηθεί σε εφαρμογές που απαιτούν εγγραφή των αποτελεσμάτων σε μνήμη RAM με σκοπό την μετέπειτα ψηφιακή επεξεργασία τους.

Η διαμόρφωση της διαδοχικής μετατροπής αναλογικών καναλιών με εγγραφή του αποτελέσματος σε ενσωματωμένη μνήμη RAM και ανίχνευση παραβίασης ορίων, παρέχει την δυνατότητα στην εφαρμογή, την εγγραφή των αποτελεσμάτων σε προσωρινή μνήμη RAM αλλά και την δημιουργία σημάτων ανίχνευσης της υπέρβασης προκαθορισμένων ορίων των ψηφιακών αποτελεσμάτων.

Η διαμόρφωση της διαδοχικής μετατροπής αναλογικών καναλιών με εγγραφή του αποτελέσματος σε εξωτερική μνήμη RAM, είναι χρήσιμη για εφαρμογές που απαιτείται εγγραφή μεγάλου όγκου αποτελεσμάτων αναλογικής/ψηφιακής μετατροπής. Ο όγκος των δεδομένων μπορεί να ξεπερνά τις δυνατότητες αποθήκευσης σε εσωτερική μνήμη του κυκλώματος FPGA. Με την διαμόρφωση αυτή παρέχεται η δυνατότητα ελέγχου της ροής των αποτελεσμάτων αναλογικής/ψηφιακής μετατροπής σε εξωτερική μνήμη RAM.

Τέλος, η διαμόρφωση της χρήσης μόνο του πυρήνα ADC control, αποτελεί την πιο ευέλικτη διαμόρφωση για την υλοποίηση εφαρμογών που απαιτούν αναλογική/ψηφιακή μετατροπή. Η συγκεκριμένη διαμόρφωση, χρησιμοποιήθηκε στην παρούσα εργασία για την υλοποίηση της εφαρμογής αναλογικών/ψηφιακών μετατροπών και την δεκαδική απεικόνιση του αποτελέσματος σε πραγματικό χρόνο.

Ο αναλογικός ψηφιακός μετατροπέας των κυκλωμάτων FPGA της οικογένειας MAX10 αποτελεί μια καλή λύση για την υλοποίηση εφαρμογών που απαιτούν δειγματοληψία μέχρι 1Msps. Αυτό είναι και το βασικό μειονέκτημα των αναλογικών/ψηφιακών μετατροπέων της οικογένειας MAX10, ο σχετικά μικρός ρυθμός

δειγματοληψίας τους, που αποτελεί περιοριστικό παράγοντα για την χρήση τους σε εφαρμογές που απαιτούν μεγάλους ρυθμούς δειγματοληψίας (π.χ. ψηφιακός παλμογράφος). Παρόλα αυτά μπορεί να χρησιμοποιηθεί σε πλήθος άλλων εφαρμογών, όπως έλεγχο περιβαλλοντικών συνθηκών, καταγραφές μετρήσεων φυσικών παραμέτρων, ψηφιακό φιλτράρισμα ήχου (φίλτρα DSP) κ.α.

Το γεγονός ότι βρίσκεται ενσωματωμένος μέσα στο κύκλωμα FPGA, αποτελεί συγκριτικό πλεονέκτημα σε σχέση με τα διακεκριμένα ολοκληρωμένα κυκλώματα αναλογικής/ψηφιακής μετατροπής. Με τον τρόπο αυτό συνδυάζεται η δυνατότητα της αναλογικής/ψηφιακής μετατροπής, με την ταχύτατη επεξεργαστική ισχύ που παρέχουν τα κυκλώματα FPGA. Έτσι η ανάπτυξη εφαρμογών που απαιτούν αναλογική/ψηφιακή μετατροπή, μπορεί να πραγματοποιηθεί γρήγορα και οικονομικά σε συνδυασμό και με την ευελιξία της εύκολης επαναδιαμόρφωσης που διαθέτουν τα κυκλώματα FPGA.
# 9 ΠΕΡΙΕΧΟΜΕΝΑ ΠΙΝΑΚΩΝ

## **9.1 ΣΧΗΜΑΤΑ**

Σχήμα 1. Διαγραμματική απεικόνιση Λογικού Στοιχείου (Logic Element LE)
$\Sigma_{\chi}$ ήμα 2. $\Sigma_{\chi}$ ήματική απεικόνιση της δομής ενός κυκλώματος EPGA 10
$\Sigma_{\chi}$ ήμα 5. $\Sigma_{\chi}$ ήματική απεικονισή της σομής ενός κοκλωματός 11 Ο Α
$\Sigma_{\lambda}$ ήμα 4. Κωδικατρίηση ονοματολογίας των κυκλωμάτων της οικονώνειας MAX 10 13
$Σ_{2}$ ήμα 5. Κωσικολοιήση στοματολόγιας των κοκλωματών της σικογενείας ΜΑΧ 10 15 Σγήμα 6. Το κύκλωμα FPGA <b>10M08DAF256C8G</b>
Σχήμα 7: Βασικά στάδια σχεδίασης εφαρμογής για κύκλωμα FPGA
Σχήμα 8. Η θέση του αναλογικού/ψηφιακού μετατροπέα (ADC1) μέσα στο κύκλωμα
FPGA
Σχήμα 9. Διάγραμμα του ADC Block
Σχήμα 10. Διάγραμμα του δεκαεξαδικού αποτελέσματος της αναλογικής/ψηφιακής
μετατροπής σε συνάρτηση με την τάση εισόδου
Σχήμα 11. Ενσωματωμένος διαιρέτης τάσης εισόδου
Σχήμα 12. Η διασύνδεση του λογισμικού εφαρμογής με το ADC Block μέσω του Altera
Modular ADC IP core
Σχήμα 13. Σχηματική απεικόνιση του μικροπυρήνα ADC control
Σχήμα 14. Διάγραμμα χρονισμού αναλογικών/ψηφιακών μετατροπών του ADC Block. 29
Σχήμα 15. Σχηματική απεικόνιση του ADC sequencer microcore
Σχήμα 16. Σχηματική απεικόνιση του ADC sample storage core
Σχήμα 17. Σχηματική απεικόνιση του ADC threshold detection core
Σχήμα 18. Σχηματική απεικόνιση της διαμόρφωσης διαδοχικής μετατροπής αναλογικών
καναλιών με εγγραφή του αποτελέσματος σε ενσωματωμένη μνήμη RAM
Σχήμα 19. Σχηματική απεικόνιση της διαμόρφωσης διαδοχικής μετατροπής αναλογικών
καναλιών με εγγραφή του αποτελέσματος σε ενσωματωμένη μνήμη RAM και ανίχνευση
παραβίασης ορίων
Σχήμα 20. Σχηματική απεικόνιση της διαμόρφωσης διαδοχικής μετατροπής αναλογικών
καναλιών με εγγραφή του αποτελέσματος σε εξωτερική μνήμη RAM
Σχήμα 21. Σχηματική απεικόνιση της διαμόρφωσης με χρήση μόνο το ADC control
microcore
Σχήμα 22. Διαγραμματική απεικόνιση της εφαρμογής αναλογικής/ψηφιακής μετατροπής.
Σχήμα 23. Η διασύνδεση του κυκλώματος χρονισμού (MyPLL) με τον
αναλογικό/ψηφιακό μετατροπέα MyADC
Σχήμα 24. Σχηματικό διάγραμμα του κυκλώματος του ποτενσιομέτρου P1 (10kΩ)
(MAXimator, Schematics)
Σχήμα 25. Η σύνδεση της επιλογής αναλογικού καναλιού ChannelSelection με τον
δίαυλο <b>command channel[40].</b>
Σχήμα 26. Χρονικό διάγραμμα αναλογικής/ψηφιακής μετατροπής
Σχήμα 27. Η σύνδεση των ConfigurationBits στα αντίστοιχα σήματα του MyADC 67

Σχήμα 28. Η σύνδεση του απαριθμητή DelayCounter και του μετατροπέα BinarytoBC	D
στα κυκλώματα της εφαρμογής	. 82
Σχήμα 29. Σχηματικό διάγραμμα του κυκλώματος οδήγησης των ψηφίων δεκαδικής	
απεικόνισης LED επτά τομέων (MAXimator, Schematics).	. 83
Σχήμα 30. Η σύνδεση των τεσσάρων συμβόλων BCD_segments με τον δίαυλο	
BCD_result[150].	. 87
Σχήμα 31. Η σύνδεση του αποκωδικοποιητή BCD_select με τους οδηγούς	
BCD_segments	. 92
Σχήμα 32.Οι έξοδοι Digit[30] και η σύνδεσή τους με τα κυκλώματα της εφαρμογής	. 94
Σχήμα 33.Η κυκλωματική διάταξη του ταλαντωτή 10MHz και η σύνδεσή του με το	
κύκλωμα FPGA (MAXimator, Schematics)	.95
Σχήμα 34. Σήματα οδήγησης των ψηφίων δεκαδικής απεικόνιση (MAXimator	
Schematics)ç	. 95
Σχήμα 35. Διάγραμμα ακροδεκτών του κυκλώματος FPGA	. 97

## 9.2 ΕΙΚΟΝΕΣ

Εικόνα 1: Δύο μέλη της οικογένειας κυκλωμάτων FPGA MAX 10 σε φυσικές διασ	τάσεις
	15
Εικόνα 2: Τυπωμένο αναπτυξιακό κύκλωμα MAXimator	16
Εικόνα 3: Τυπωμένο κύκλωμα διεπαφών MAXimator expander	17
Εικόνα 4: Το συνολικό αναπτυξιακό τυπωμένο κύκλωμα	18
Εικόνα 5: Λογότυπο έναρξης της εφαρμογής Intel Quartus Prime Development Sui	te
17.0	37
Εικόνα 6: Η αρχική διεπαφή της εφαρμογής : Quartus Prime	38
Εικόνα 7: Τυπωμένο κύκλωμα διεπαφών MAXimator expander με την οθόνη LED	
τεσσάρων δεκαδικών ψηφίων	46
Εικόνα 8: Το λογότυπο έναρξης της εφαρμογής Qsys	48
Εικόνα 9: Το αναπτυξιακό κύκλωμα με την εφαρμογή σε λειτουργία	106
Εικόνα 10: Αλλαγή της δεκαδικής ένδειξης με περιστροφή του ποτενσιόμετρου PO	T1.
	106

### 9.3 ΠΙΝΑΚΕΣ

Πίνακας 1: Υπολογισμός των χρονικών περιόδων t1, t2 και t3	30
Πίνακας 2. Η δυαδική κωδικοποίηση των αναλογικών καναλιών	62
Πίνακας 3.Κωδικοποίηση BCD	68
Πίνακας 4. Παράδειγμα μετατροπής του δυαδικού αριθμού 12-bits 1101111000 σε	
δεκαδικό 3586	69
Πίνακας 5. Αντιστοιχία των σημάτων διαύλου segment[60] με τους τομείς LED ενός	
ψηφίου δεκαδικής απεικόνισης	85
Πίνακας 6. Αντιστοιχία σημάτων των ψηφίων δεκαδικής απεικόνισης με τους	
ακροδέκτες του κυκλώματος FPGA (MAXimator, User Guide)	96

#### ΒΙΒΛΙΟΓΡΑΦΙΑ

Ιωάννης Α. Καλόμοιρος. *Εισαγωγή στη γλώσσα VHDL*. ΤΕΙ Σερρών Τμήμα Πληροφορικής και Επικοινωνιών, έκδοση 1.2, 2012.

Altera Corporation. MAX 10 FPGA Device Architecture. Version 2016.05.02, May 2016.

Intel. MAX 10 FPGA Device Overview. Version 2017.12.15, December 2017a.

Intel. *MAX 10 Analog to Digital Converter User Guide*. Version 2017.12.15, December 2017β.

MAXimator Schematics, Διαθέσιμο στη διεύθυνση: https://maximator-fpga.org/wpcontent/uploads/2018/06/MAXimator-board.pdf. [πρόσβαση 3/09/2020].

MAXimator User Guide, Διαθέσιμο στη διεύθυνση: https://maximator-fpga.org/wpcontent/uploads/2016/03/MAXImator\_user\_manual.pdf. [πρόσβαση 03/09/2020].

Wikipedia. Field-programmable gate array, Διαθέσιμο στην διεύθυνση: https://en.wikipedia.org/wiki/Field-programmable\_gate\_array. [πρόσβαση 03/09/2020].

Wikipedia. Double dabble algorithm  $\Delta$ ιαθέσιμο στην διεύθυνση: <u>https://en.wikipedia.org/wiki/Double\_dabble</u> [πρόσβαση 03/09/2020].

# ПАРАРТНМА А

Σχηματικό διάγραμμα της εφαρμογής αναλογικής/ψηφιακής μετατροπής



## ПАРАРТНМА В

Σχηματικά διαγράμματα του τυπωμένου αναπτυξιακού κυκλώματος



MAXimator.









## ΠΑΡΑΡΤΗΜΑ Γ

Σχηματικό διάγραμμα του κυκλώματος διεπαφών MAXimator expander.

